。只要存在上金属化层21和下金属化层22，其能够位于绝缘载体20的彼此相对的侧上。上金属化层21能够根据需求被结构化，使得其具有分段211、212、213和214，这些分段能够用于电接线和/或用于芯片安装。介质绝缘载体20能够被用于，将上金属化层21和下金属化层22彼此电绝缘。
[0030]电路载体2能够是陶瓷基底，在此绝缘载体20被构造为薄的层，其具有陶瓷或者由陶瓷组成。用于上金属化层21和一一只要存在一一下金属化层22的材料适合为导电良好的金属，例如铜或者铜合金、铝或者铝合金，然而也能够是任意其他的金属或者合金。只要绝缘载体20具有陶瓷或者由陶瓷组成，该陶瓷能够为例如氧化铝(Al2O3)或者氮化铝(AIN)或者氮化硅(Si3N4)或者氧化锆(ZrO2),或者为复合陶瓷，其除了至少一个所谓的陶瓷材料之外还具有至少一个另外的、与之不同的陶瓷材料。例如电路载体2能够被构造为DCB-基底(DCB:直接铜键合)、DAB-基底(DAB:直接铝键合)、AMB-基底(AMB:活性金属钎)或者頂S-基底(MS:绝缘金属基底)。上金属化层21和——只要存在——下金属化层22能够彼此独立地分别具有在0.05mm至2.5mm范围内的厚度。绝缘载体20的厚度能够例如在0.1mm至2mm的范围内。然而比给出的厚度更大的或者更小的厚度也同样是可能的。
[0031]电路载体2能够装配有一个或者多个电子构件I。基本上能够使用任意的电子构件
I。尤其地，这种电子构件I能够包含任意有源和无源的电子构件。这也是可能的，在电子构件I中集成一个或多个有源的电子构件以及一个或多个无源的电子构件。每个电子构件I具有第一电极11和至少一个第二电极12。
[0032]例如电子构件I能够被构造为半导体芯片或者具有半导体主体10。电极11和12于是能够分别为芯片金属化结构，其被施加在半导体主体10之上。
[0033]构件I能够例如包含二极管，或者可控的半导体开关，其能够通过控制输入端13(例如门极输入端或基极输入端)受控，例如MOSFET (金氧半场效晶体管)、IGBT (绝缘栅双极型晶体管)、晶闸管、JFET (结型场效应管)、HEMT (高电子迀移率晶体管)。构件I的第一电极11和第二电极12能够例如为所涉及的构件的阳极或阴极、阴极或阳极、源极或漏极、漏极或源极、发射极或集电极或者集电极或发射极。
[0034]在所示出的示例中，构件I在其电极12材料连接地和导电地与上金属化层21的分段相连接。相应的连接能够例如通过钎焊、含金属粉末的膏体的烧结(例如含有银粉末的膏体)或者通过导电粘结来制成。分别根据在电路载体2上待实现的电路的需求，电子构件I能够以任意的方式导通至电路载体2和/或待制造的功率半导体模块的其他元件。在此在图2中仅示出了的例如键合线3，其通过键合方式在第一键合位置处键合至上金属化层21的分段，以及在第二键合位置处键合至构件I的第一电极11。
[0035]由此，如果使用一个或多个连接块5，在电路载体2上实现的电子电路能够从半导体模块100的外侧、即从模块壳体6的外侧根据螺纹连接来电接触，其螺纹50分别从模块壳体6的外侧是可到达的。螺纹50、在此示例性地仅为内螺纹，能够例如被用于，将导体卡、实心的金属的总线导轨、扁平带导体、连接孔等使用螺纹50地与连接块5螺纹连接。
[0036]如根据图2示出的半导体模块100所示的，能够通过使用连接导体4来实现在连接块5和在电路载体2上实现的电路之间的模块内的电连接，其参照图1所示在其第一分段41处固定地并且导电地与连接块5相连接，并且在其第二分段42处导电地与在电路载体2上实现的电路相连接。
[0037]连接导体4能够在其第二分段处通过基本上任意的连接技术导电地与在电路载体上实现的电路相连接。在所示的示例中，连接导体4分别在其第二分段42处与电路载体2的上金属化层21的分段相连接。这些连接能够例如被构造为材料连接，例如为钎焊连接、为使用导电粘结剂的粘结连接、为焊接连接(例如通过激光焊接或者通过超声波焊接来制造)。在钎焊或者粘结连接的情况下，焊剂或者导通粘结剂被用作连接装置，其既邻近第二分段42又邻近上金属化层21。
[0038]同样例如是可能的，连接导体4在其第二分段42处以同样的方式替代与上金属化层21地与构件I的第一电极11相连接。
[0039]同样如图2所示，第一连接块5(两个示出的连接块5中的左边的)通过第一连接导体4以所阐述的方式电导通至控制输入端13，其仅示例性地如前所述地在上金属化层21的分段213和键合线3之上实现，而第二连接块5(两个示出的连接块5中的右边的)通过第一连接导体4、同样以所阐述的方式电导通至构件I的负载连接端，其在半导体模块100的运行过程中具有用于控制的参考电势。如前所述，该负载连接端能够为第一负载连接端11。其导电地并且仅示例性地通过键合线3与上金属化层21的分段212相连接，在其上也固定有第二连接导体4的第二分段42。第二连接块5能够例如为用于构件I的控制的辅助连接端、例如辅助发射极连接端。
[0040]为了制造半导体模块100，能够预制具有连接块5和连接导体4的单元，该连接导体4如参照图1所示地在其第一分段处与连接块5固定地并且导电地相连接。
[0041]此外，电路载体2能够可选地预装配有一个或多个电子构件I并且然后与壳体6或者壳体框架61或者壳体侧壁相连接。接着，具有连接块5和与其相连接的连接导体5的预制的单元与在电路载体2上实现的电路导电地连接，例如通过连接导体4在其第二分段42处如所述地钎焊、焊接或者导电粘结至上金属化层21或者第一电极11。
[0042]为了实现连接导体4的第二分段42在其与电路相连接之前就位于正确的位置，具有连接导体4和连接块5的单元能够如此地固定在壳体6或者壳体部分(例如壳体框架61或者壳体侧壁)处，使得连接导体4的第二分段42在将装配的电路载体2安装在壳体6或者壳体部分时达到正确的目标位置，从而仅需要制造在第二分段和电路之间的连接，而无需实现第二分段42相对于电路(即相对于预定的固定位置)的另外的定位。
[0043]具有连接导体4和连接块5的单元的在壳体6或者壳体部分处的固定能够由此实现，即单元被插入(例如夹在)预制的壳体6或者预制的壳体部分的支架60中或者正好在制造壳体6或壳体部分时(通过注塑)被注入其中，使得壳体6或壳体部分具有集成的支架60。借助于相应数量的支架60，壳体6或壳体部分能够装配有两个或者多个单元，其中每个具有连接块5和与其连接的连接导体4。
[0044]为了在两个或者更多这种单元的情况下，实现低电感的导体引导，多个单元的多个连接导体4的两个分段能够通过路线40彼此并行地走向，如例如在图1中所示，其示出了在装置中的两个这样的单元，其中该装置也位于完成的半导体模块100中，以及在图2和接下来的附图中。路线40能够例如具有至少30mm的长度L40，例如大约33mm。在此，该长度L40沿着并行走向的分段的延伸方向并且居中地位于其间地来确定。并行走向的分段能够直线地和/或弯曲地延伸。只要存在弯曲，长度L40也沿着弯曲地来确定。在路线40的范围中，并行走向的分段具有间距d40。这例如能够选择为小于或者等于5mm、小于或者等于Imm或者仅小于或者等于0.5_。通过所阐述的分段式的并行引导，设置在两个单元的连接块5之间的用于控制构件I的控制电压能够低电感地并且以小的易受干扰性地供给构件I。
[0045]在一个或两个单元中，其中连接导体4的两个分段并行地引导，相应的连接导体4能够在其连接块5处具有背对相同的单元的分段45，其连接至线路分段40 ο至该分段45，其他单元的连接导体4不具有与此并行引导的分段，从而产生提高的电感。因此这是有利的，尽可能短地保持分段45。因此，例如分段45的每个位置不以至上侧20t的并行方向地、比间距L45远地从线路分段40离开。间距L45能够被选择为例如小于37mm，或者仅小于2mm。
[0046]根据另外的方面，这有利地用于实现连接导体4的低电感的引导，当其具有与上侧20t并行延伸的分段