Cmos图像传感器结构的制作方法
【专利摘要】本发明提供一种半导体器件，包括载体、衬底、感光器件和接合层。衬底位于载体上面，并且具有第一表面和与第一表面相对的第二表面。衬底包括第二表面中的倒金字塔形的凹槽。感光器件设置在衬底的第一表面上。接合层设置在衬底与载体之间。本发明还提供了用于制造半导体器件的方法。
【专利说明】
CMOS图像传感器结构
技术领域
[0001]本发明涉及半导体领域，更具体地，涉及CMOS图像传感器结构。
【背景技术】
[0002]半导体图像传感器用于感测光。通常，半导体图像传感器包括互补金属氧化物半导体(CMOS)图像传感器(CIS)和电荷耦合器件(CCD)传感器，它们广泛用于各种应用中，诸如数字静物照相机(DSC)、手机照相机、数字视频(DV)和数字视频录像机(DVR)应用。这些半导体图像传感器利用图像传感器元件的阵列以吸收光并且将感测的光转换成数字数据或电信号，每个图像传感器元件都包括光电二极管和其他的元件。
[0003]前照式(FSI) CMOS图像传感器和背照式(BSI) CMOS图像传感器是两种类型的CMOS图像传感器。FSI CMOS图像传感器可用于检测从其前侧投射的光，而BSI CMOS图像传感器可用于检测从其背侧投射的光。当光投射进FSI CMOS图像传感器或BSI CMOS图像传感器时，生成光电子，然后图像传感器的像素中的感光器件感测光电子。生成的光电子越多，图像传感器具有的量子效率越好，因此提高CMOS图像传感器的图像质量。
[0004]然而，当CMOS图像传感器技术快速发展时，期望具有更高量子效率的CMOS图像传感器。
【发明内容】
[0005]根据本发明的一个方面，提供了一种半导体器件，包括:
[0006]载体；
[0007]衬底，位于载体上面，并且衬底具有第一表面和与第一表面相对的第二表面，其中，衬底包括第二表面中的多个倒金字塔形的凹槽；
[0008]多个感光器件，设置在衬底的第一表面上；以及
[0009]接合层，设置在衬底与载体之间。
[0010]根据本发明的一个实施例，衬底包括华夫结构，华夫结构包括倒金字塔形的凹槽。
[0011]根据本发明的一个实施例，每个倒金字塔形的凹槽的表面都是湿蚀刻的表面。
[0012]根据本发明的一个实施例，每个倒金字塔形的凹槽的宽度、长度和深度中的每个都在从1nm至1000nm的范围内。
[0013]根据本发明的一个实施例，接合层将衬底的第二表面接合至载体，并且倒金字塔形的凹槽与载体相对。
[0014]根据本发明的一个实施例，载体由硅形成，并且接合层由二氧化硅、氮化硅或氮氧化娃形成。
[0015]根据本发明的一个实施例，接合层将衬底的第一表面接合至载体，并且感光器件与载体相对。
[0016]根据本发明的一个实施例，还包括钝化层，设置在衬底的第二表面上并且覆盖倒金字塔形的凹槽。
[0017]根据本发明的一个实施例，还包括透明介电层，设置在钝化层与衬底的第二表面之间，并且覆盖倒金字塔形的凹槽。
[0018]根据本发明的一个实施例，还包括钝化层，设置在衬底的第一表面与接合层之间，并且覆盖感光器件。
[0019]根据本发明的一个实施例，载体由硅形成，接合层由二氧化硅、氮化硅或氮氧化硅形成，并且钝化层由氧化硅、氮化硅或氮氧化硅形成。
[0020]根据本发明的另一方面，提供了一种用于制造半导体器件的方法，该方法包括:
[0021]提供衬底，衬底具有第一表面和与第一表面相对的第二表面；
[0022]在衬底的第二表面中形成多个凹槽，其中，每个凹槽的表面都是湿蚀刻的表面；
[0023]在衬底的第一表面上形成多个感光器件；以及
[0024]使用接合层将衬底接合至载体。
[0025]根据本发明的一个实施例，使用接合层将衬底接合至载体的操作包括:
[0026]在衬底的第二表面上形成接合层并且覆盖凹槽；以及
[0027]通过接合层将衬底的第二表面接合至载体。
[0028]根据本发明的一个实施例，在衬底的第二表面接合至载体的操作之后，执行形成感光器件的操作。
[0029]根据本发明的一个实施例，在形成凹槽的操作之前，执行形成感光器件的操作；
[0030]使用接合层将衬底接合至载体的操作包括:在衬底的第一表面上形成接合层并且覆盖感光器件，并且通过接合层将衬底的第一表面接合至载体；以及
[0031]在衬底接合至载体的操作之后，执行形成凹槽的操作。
[0032]根据本发明的一个实施例，在形成凹槽的操作之后，还包括:
[0033]在衬底的第二表面上形成透明介电层并且覆盖凹槽；以及
[0034]在透明介电层上形成钝化层。
[0035]根据本发明的又一方面，提供了一种用于制造半导体器件的方法，该方法包括:
[0036]提供衬底，衬底具有第一表面和与第一表面相对的第二表面；
[0037]在衬底的第二表面中形成多个倒金字塔形的凹槽；
[0038]在衬底的第一表面上形成多个感光器件；以及
[0039]使用接合层将衬底接合至载体。
[0040]根据本发明的一个实施例，使用接合层将衬底接合至载体的操作包括:
[0041]在衬底的第二表面上形成接合层并且覆盖倒金字塔形的凹槽；以及
[0042]通过接合层将衬底的第二表面接合至载体；以及
[0043]在衬底的第二表面接合至载体的操作之后，执行形成感光器件的操作。
[0044]根据本发明的一个实施例，在形成倒金字塔形的凹槽的操作之前，执行形成感光器件的操作；
[0045]使用接合层将衬底接合至载体的操作包括:在衬底的第一表面上形成接合层并且覆盖感光器件，并且通过接合层将衬底的第一表面接合至载体；以及
[0046]在衬底接合至载体的操作之后，执行形成倒金字塔形的凹槽的操作。
[0047]根据本发明的一个实施例，在形成倒金字塔形的凹槽的操作之后，还包括:
[0048]在衬底的第二表面上形成透明介电层并且覆盖倒金字塔形的凹槽；以及
[0049]在透明介电层上形成钝化层。
【附图说明】
[0050]当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
[0051]图1是根据各个实施例的半导体器件的示意性截面图。
[0052]图2A是根据各个实施例的半导体器件的衬底的第二表面的示意性顶视图。
[0053]图2B是根据各个实施例的半导体器件的衬底的第二表面的示意性三维视图。
[0054]图3是根据各个实施例的半导体器件的示意性截面图。
[0055]图4A至图4F是根据各个实施例的示出了用于在半导体器件的衬底的表面中制造凹槽的方法的中间阶段的示意性截面图。
[0056]图5A至图5F是根据各个实施例的示出了用于制造半导体器件的方法的中间阶段的示意性截面图。
[0057]图6是根据各个实施例的用于制造半导体器件的方法的流程图。
[0058]图7A至图7F是根据各个实施例的示出了用于制造半导体器件的方法的中间阶段的示意性截面图。
[0059]图8是根据各个实施例的用于制造半导体器件的方法的流程图。
【具体实施方式】
[0060]以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。
[0061]本文中使用的术语仅用于描述具体实施例，其不用于限制附加的权利要求。例如，除非另有限制，单数形式的术语“一”、或“这一”也可以表示复数形式。诸如“第一”和“第二”的术语用于描述各种器件、区域和层等，但是这样的术语仅用于区分一个器件与另一器件、一个区域与另一区域以及一个层与另一层。因此，在不背离要求保护的主题的精神的情况下，第一区域可以称为第二区域，并且其余由此类推。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复是为了简化和清楚的目的，并且其本身并不表示所讨论的实施例和/或配置之间的关系。如本文所使用的，术语“和/或”包括一个或多个所列的相关联项目的任何以及所有的组合。
[0062]在用于制造CMOS图像传感器的典型工艺中，对半导体层执行干蚀刻操作，以在半导体层的表面上形成用于多次折射入射光的各个微结构，从而增大半导体层的光吸收率，由此提高CMOS图像传感器的量子效率和满阱容量。然而，在干蚀刻操作期间损坏半导体层的表面，使得CMOS图像传感器的白像素现象明显恶化。
[0063]本发明的实施例涉及提供半导体器件和用于制造半导体器件的方法，其中，执行湿蚀刻操作，以在衬底的表面中形成各个凹槽，诸如倒金字塔形的凹槽，以增大衬底的光吸收率，同时防止凹槽的表面免于被干蚀刻操作中使用的等离子体损坏。因此，增强了半导体器件的量子效率和光致发光强度，并且很大程度上改善半导体器件的白像素现象。此外，湿蚀刻操作具有更好的均匀性和再现性，使得形成凹槽的操作具有较好的轮廓控制。
[0064]图1是根据各个实施例的半导体器件的示意性截面图。在一些实施例中，半导体器件100是CMOS图像传感器器件，其可以用于感测入射光102。半导体器件100具有前侧104和背侧106。在一些实例中，半导体器件100是FSI CMOS图像传感器器件，其用于感测从其前侧104投射的入射光102。如图1所示，半导体器件100包括载体108、衬底110、各个感光器件112和接合层114。载体108可以是半导体载体。载体108可以由单晶半导体材料或化合物半导体材料组成。例如，载体108是硅载体。在一些实施例中，锗或玻璃也可以用作载体108的材料。
[0065]衬底110设置在载体108上方。在一些实例中，衬底110由外延硅和/或外延锗形成。衬底110具有位于衬底110的两个相对侧上的第一表面116和第二表面118。衬底110包括形成在第二表面118中的各个凹槽120。在一些实例中，每个凹槽120都是倒金字塔形的凹槽。倒金字塔形的凹槽可以是倒置的多边形金字塔形的凹槽，诸如倒置的三角形金字塔形的凹槽、倒置的四边形金字塔形的凹槽、倒置的五边形金字塔形的凹槽、倒置的六边形金字塔形的凹槽等。例如，半导体器件100可以包括华夫(waffle)结构122，该结构包括凹槽120，诸如倒金字塔形的凹槽。每个凹槽120都具有若干表面124。例如，当每个凹槽120都是倒置的四边形金字塔形的凹槽时，凹槽120具有四个表面124。在一些示例性实例中，每个凹槽120的每个表面124都是湿蚀刻的表面。
[0066]首先参考图2A和图2B，其中，图2A是根据各个实施例的半导体器件的衬底的第二表面的示意性顶视图，并且图2B是根据各个实施例的半导体器件的衬底的第二表面的示意性三维视图。在一些示例性实例中，如图2A和图2B所示，华夫结构122的凹槽120是倒置的四边形金字塔形的凹槽。例如，如图2B所示，每个凹槽120都具有宽度126、长度128和深度130，并且宽度126、长度128和深度130中的每个都可以在从1nm至1000nm的范围内。
[0067]再次参考图1，感光器件112用于感测入射光102。感光器件112设置在衬底110的第一表面116上。在半导体器件100是CMOS图像传感器的实例中，半导体器件100包括各个像素区域，并且感光器件112分别位于像素区域中。在一些实例中，每个感光器件112都包括图像传感器元件，其中，图像传感器元件包括光电二极管和其他的元件。
[0068]接合层114设置在衬底110的第二表面118与载体108之间。如图1所示，接合层114设置在衬底110的第二表面118上并且覆盖凹槽120，即，接合层114将衬底110的第二表面118接合至载体108，并且凹槽120与载体108相对并且通过接合层114与载体108分离。接合层114可以由诸如二氧化硅、氮化硅和氮氧化硅的透明介电材料组成。例如，接合层114由二氧化硅、氮化硅或氮氧化硅形成，而载体108由硅形成。
[0069]通过在衬底110的第二表面118中形成凹槽120，从衬底110射向接合层114的入射光102的全反射角度相对较小，使得一些入射光102可以反射回衬底110，从而增大由衬底110生成的光电子的数量。因此，增大了衬底110的光吸收率，从而增强了半导体器件100的量子效率和光致发光强度。
[0070]图3是根据各个实施例的半导体器件的示意性截面图。在一些实施例中，半导体器件200是CMOS图像传感器器件，其可以用于感测入射光202。半导体器件200具有前侧204和背侧206。在一些实例中，半导体器件200是BSI CMOS图像传感器器件，其用于感测从其背侧206投射的入射光202。如图3所示，半导体器件200包括载体208、衬底210、各个感光器件212和接合层214。载体208可以是半导体载体并且可以由单晶半导体材料或化合物半导体材料组成。在一些实例中，硅、锗或玻璃可以用作载体208的材料。
[0071]衬底210设置在载体208上方。在一些实例中，衬底210由外延硅和/或外延锗形成。衬底210具有第一表面216和与第一表面216相对的第二表面218。衬底210包括形成在衬底210的第二表面218中的各个凹槽220。在一些实例中，每个凹槽220都是倒金字塔形的凹槽。倒金字塔形的凹槽可以是倒置的多边形金字塔形的凹槽，诸如倒置的三角形金字塔形的凹槽、倒置的四边形金字塔形的凹槽、倒置的五边形金字塔形的凹槽、倒置的六边形金字塔形的凹槽等。例如，半导体器件200可以包括华夫结构222，该结构包括凹槽220。每个凹槽220都具有若干表面224。例如，当每个凹槽220都是倒置的四边形金字塔形的凹槽时，凹槽220具有四个表面224。在一些示例性实例中，每个凹槽220的每个表面224都是湿蚀刻的表面。
[0072]在一些示例性实例中，半导体器件200中的衬底210的华夫结构222与图2A和图2B所示的衬底110的华夫结构122类似，并且华夫结构222的凹槽220是倒置的四边形金字塔形的凹槽。例如，与图2B所示的华夫结构122的凹槽120类似，每个凹槽220的宽度、长度和深度都可以在从1nm至1000nm的范围内。
[0073]再次参考图3，感光器件212用于感测入射光202。感光器件212设置在衬底210的第一表面216上。在半导体器件200是CMOS图像传感器的实例中，半导体器件200包括各个像素区域，并且感光器件212分别位于像素区域中。在一些实例中，每个感光器件212都包括图像传感器元件，其中，图像传感器元件包括光电二极管和其他的元件。
[0074]接合层214设置在衬底210的第一表面216与载体208之间。如图3所示，接合层214设置在衬底210的第一表面216上并且覆盖感光器件212，即，接合层214将衬底210的第一表面216接合至载体208，并且感光器件212与载体208相对并且通过接合层214与载体208分离。接合层214可以由诸如二氧化硅、氮化硅和氮氧化硅的透明介电材料组成。例如，接合层214由二氧化硅、氮化硅或氮氧化硅形成，而载体208由硅形成。
[0075]通过在衬底210的第二表面218中形成凹槽220，增大了第二表面218的面积，并且投射至第二表面218的入射光202的入射角度比投射至平坦表面的入射光202的入射角度小，使得大部分入射光202可以在凹槽220中多次折射和反射，从而增大由衬底210生成的光电子的数量。因此，增大了衬底210的光吸收率，从而增强了半导体器件200的量子效率和光致发光强度。
[0076]在一些实例中，如图3所示，半导体器件200可选地包括钝化层226，该钝化层设置在衬底210的第二表面218上并且覆盖凹槽220。钝化层226可适用于保护凹槽220免于被损坏。钝化层226可以由氧化硅、氮化硅或氮氧化硅形成。
[0077]在一些实例中，半导体器件200可选地包括透明介电层228，该透明介电层设置在衬底210的第二表面218上并且覆盖凹槽220。如图3所示，透明介电层228设置在钝化层226下方，即，透明介电层228设置在钝化层226与衬底210的第二表面218之间。在一些示例性实例中，透明介电层228由二氧化硅、氮化硅或氮氧化硅形成，而衬底210由外延硅形成。
[0078]在一些实例中，如图3所示，半导体器件200可选地包括另一钝化层230，该另一钝化层设置在衬底210的第一表面216上并且覆盖感光器件212和衬底210的第一表面216。钝化层230设置在接合层214上，即，钝化层230设置在衬底210的第一表面216与接合层214之间。钝化层230可适用于保护感光器件212和衬底210免于被损坏。钝化层230可以由氧化硅、氮化硅或氮氧化硅形成。
[0079]参考图4A至图4F，图4A至图4F是根据各个实施例的示出了用于在半导体器件的衬底的表面中制造凹槽的方法的中间阶段的示意性截面图。如图4A所示，提供半导体器件的衬底300。衬底300具有第一表面302和与第一表面302相对的第二表面304。在一些实例中，衬底300由外延硅和/或外延锗形成。
[0080]如图4B所示，覆盖地形成硬掩模材料层306，以覆盖衬底300的第二表面304。在一些实例中，形成硬掩模材料层306的操作包括:由氧化硅、氮化硅或氮氧化硅形成硬掩模材料层306。在一些实例中，如图4C所示，在硬掩模材料层306的部分310上形成图案化层308，以暴露硬掩模材料层306的其他部分312。例如，形成图案化层308的操作可以包括:由光刻胶材料形成图案化层308。另外，形成图案化层308的操作可以包括:随后对图案化的材料层执行曝光操作和显影操作，以对图案化的材料层进行图案化，从而在硬掩模材料层306的部分310上形成图案化层308。
[0081]如图4D所示，在形成图案化层308之后，可以通过使用图案化层308作为蚀刻掩模，对硬掩模材料层306的部分312执行蚀刻操作，以去除硬掩模材料层306的一部分，从而在衬底300的第二表面304的部分316上形成硬掩模层314，并且暴露衬底300的第二表面304的其他部分318。然后，如图4E所示，可以去除图案化层308，以暴露硬掩模层314。
[0082]在一些实例中，如图4F所示，通过使用硬掩模层314作为湿蚀刻掩模，对衬底300的第二表面304的部分318执行湿蚀刻操作，以去除衬底300的一部分并且在衬底300的第二表面304中形成各个凹槽320。通过使用湿蚀刻操作形成凹槽320，使得每个凹槽320的表面322是湿蚀刻的表面。在一些实例中，执行湿蚀刻操作，以将每个凹槽320都形成为倒金字塔形的凹槽。倒金字塔形的凹槽可以是倒置的多边形金字塔形的凹槽，诸如倒置的三角形金字塔形的凹槽、倒置的四边形金字塔形的凹槽、倒置的五边形金字塔形的凹槽、倒置的六边形金字塔形的凹槽等。例如，可以执行湿蚀刻操作，以形成包括凹槽320的华夫结构324，该凹槽诸如倒金字塔形的凹槽。
[0083]通过使用湿蚀刻操作在衬底300的第二表面304中形成凹槽320，可以防止凹槽320的表面322免于被干蚀刻操作中使用的等离子体损坏。因此，增强了半导体器件的量子效率和光致发光强度，同时明显地改善半导体器件的白像素现象。此外，湿蚀刻操作具有更好的均匀性和再现性，使得形成凹槽322的操作具有较好的轮廓控制。
[0084]参考图5A至图5F，图5A至图5F是根据各个实施例的示出用于制造半导体器件的方法的中间阶段的示意性截面图。如图5A所示，提供衬底400。在一些实例中，衬底400由外延硅和/或外延锗形成。衬底400具有第一表面402和与第一表面402相对的第二表面 404。
[0085]如图5B和图5C所示，在衬底400的第二表面404中形成各个凹槽408。在一些实例中，使用光刻工艺和蚀刻工艺执行形成凹槽408的操作。例如，形成凹槽408的操作与以上关于图4A至图4F所描述的在衬底300的第二表面304中形成凹槽320的操作类似。在一些不例性实例中，如图5B所不，在衬底400的第二表面404的一部分上形成硬掩模层406，并且暴露第二表面404的其他部分。可以使用沉积工艺、光刻工艺和蚀刻工艺执行形成硬掩模层406的操作。另外，形成硬掩模层406的操作可以包括:由氧化硅、氮化硅或氮氧化硅形成硬掩模层406。
[0086]在一些实例中，如图5C所示，在形成硬掩模层406之后，通过使用硬掩模层406作为蚀刻掩模，对衬底400执行湿蚀刻操作，以从衬底400的第二表面404的暴露部分去除衬底400的一部分，并且在第二表面404中形成凹槽408。通过使用湿蚀刻操作形成凹槽408，使得每个凹槽408的表面410是湿蚀刻的表面。在一些实例中，执行湿蚀刻操作，以将每个凹槽408都形成为倒金字塔形的凹槽。倒金字塔形的凹槽可以是倒置的多边形金字塔形的凹槽，诸如倒置的三角形金字塔形的凹槽、倒置的四边形金字塔形的凹槽、倒置的五边形金字塔形的凹槽、倒置的六边形金字塔形的凹槽等。例如，可以执行湿蚀刻操作，以形成包括凹槽408的华夫结构412，该凹槽诸如倒金字塔形的凹槽。华夫结构412和凹槽408可以分别与以上关于图2A和图2B所描述的华夫结构122和凹槽120类似。在衬底400的第二表面404中形成凹槽408之后，从衬底400去除剩余的硬掩模层406。
[0087]再次参考图5C，在一些实例中，在完成形成凹槽408的操作之后，在衬底400的第二表面404上形成接合层414，并且覆盖凹槽408。例如，可以通过使用热氧化技术或诸如化学汽相沉积(CVD)技术的沉积技术执行形成接合层414的操作。形成接合层414的操作可以包括:由诸如二氧化硅、氮化硅或氮氧化硅的透明介电材料形成接合层414。在一些示例性实例中，形成接合层414的操作包括:形成接合材料层以覆盖凹槽408，然后对接合材料层执行平坦化操作，以平坦化接合材料层的顶面，从而在衬底400的第二表面404上形成接合层414。因此，在平坦化操作之后，接合层414的表面416是平坦的。例如，可以使用化学机械抛光(CMP)技术执行平坦化操作。
[0088]如图所示，提供载体418，并且使用接合层414将衬底400接合至载体418，即，执行将衬底400接合至载体418的操作，以使用接合层414将衬底400的第二表面404接合至载体418。在已经对接合层414执行平坦化操作的一些实例中，因为平坦化了接合层414的表面416，所以载体418可以成功接合至接合层414。在衬底400接合至载体418的操作之后，凹槽408和载体418分别位于接合层414的两个相对侧上。在一些实例中，载体418是半导体载体，并且可以由单晶半导体材料或化合物半导体材料组成。例如，硅、锗或玻璃可以用作载体418的材料。
[0089]如图5E所示，翻转由衬底400、接合层414和载体418组成的结构。在一些实例中，可选地减薄衬底400，以从衬底400的第一表面402去除衬底400的一部分。例如，可以使用湿蚀刻技术或CMP技术执行减薄衬底400的操作。如图5F所示，在衬底400的第一表面402上形成各个感光器件420，以完成半导体器件422。在用于制造半导体器件422的工艺中，在衬底400的第二表面404接合至载体418的操作之后，执行形成感光器件420的操作。在一些实例中，每个感光器件420都包括图像传感器元件，其中，图像传感器元件包括光电二极管和其他的元件。
[0090]参照图6以及图5A至图5F，图6是根据各个实施例的用于制造半导体器件的方法的流程图。该方法开始于操作500，其中，提供衬底400。如图5A所示，衬底400具有第一表面402和与第一表面402相对的第二表面404。
[0091]在操作502中，如图5B和图5C所示，例如，使用光刻工艺和蚀刻工艺在衬底400的第二表面404中形成各个凹槽408。形成凹槽408的操作可以与以上关于图4A至图4F所描述的在衬底300的第二表面304中形成凹槽320的操作类似。在一些示例性实例中，如图5B所示，例如，通过使用光刻工艺和蚀刻工艺，在衬底400的第二表面404的一部分上形成硬掩模层406，并且暴露第二表面404的其他部分。
[0092]然后，如图5C所示，通过使用硬掩模层406作为蚀刻掩模，对衬底400执行湿蚀刻操作，以从衬底400的第二表面404的暴露部分去除衬底400的一部分，并且在第二表面404中形成凹槽408。通过使用湿蚀刻操作形成凹槽408，使得每个凹槽408的表面410是湿蚀刻的表面。在一些实例中，执行湿蚀刻操作，以将每个凹槽408都形成为倒金字塔形的凹槽，诸如倒置的多边形金字塔形的凹槽。例如，可以执行湿蚀刻操作，以形成包括凹槽408的华夫结构412，该凹槽诸如为倒金字塔形的凹槽。在衬底400的第二表面404中形成凹槽408之后，例如，通过蚀刻技术从衬底400去除剩余的硬掩模层406。
[0093]在操作504中，如图5C和图所示，将衬底400接合至载体418。在衬底400接合至载体418的操作中，通过使用热氧化技术或诸如CVD技术的沉积技术，在衬底400的第二表面404上形成接合层414，并且覆盖凹槽408。在一些示例性实例中，如图5C所示，形成接合层414的操作包括:形成接合材料层以覆盖凹槽408，然后对接合材料层执行平坦化操作，以平坦化接合材料层的顶面，从而在衬底400的第二表面404上形成接合层414。因此，接合层414的表面416是平坦的。例如，可以使用CMP技术执行平坦化操作。如图所示，提供载体418，并且使用接合层414将衬底400的第二表面404接合至载体418。在接合之后，凹槽408与载体418相对。
[0094]如图5E所示，翻转由衬底400、接合层414和载体418组成的结构。可以通过使用湿蚀刻技术或CMP技术从衬底400的第一表面402可选地减薄衬底400。
[0095]在操作506中，如图5F所示，在衬底400的第二表面404接合至载体418的操作之后，在衬底400的第一表面402上形成各个感光器件420，以完成半导体器件422。在一些实例中，每个感光器件420都包括图像传感器元件，其中，图像传感器元件包括光电二极管和其他的元件。
[0096]参考图7A至图7F，图7A至图7F是根据各个实施例的示出用于制造半导体器件的方法的中间阶段的示意性截面图。如图7A所示，提供衬底600。在一些实例中，衬底600由外延硅和/或外延锗形成。衬底600具有第一表面602和与第一表面602相对的第二表面 604。
[0097]如图7B所示，在衬底600的第一表面602上形成各个感光器件606。例如，每个感光器件606都包括图像传感器元件，其中，图像传感器元件包括光电二极管和其他的元件。在一些实例中，再次参考图7B，可以在衬底600的第一表面602上可选地形成钝化层608，并且覆盖感光器件606和衬底600的第一表面602，以保护感光器件606和衬底600免于被损坏。钝化层608可以由氧化硅、氮化硅或氮氧化硅形成。在一些示例性实例中，使用诸如CVD技术和等离子体增强的CVD(PECVD)技术的沉积技术执行形成钝化层608的操作。
[0098]在一些实例中，在衬底600的第一表面602上形成接合层610并且覆盖感光器件606。在钝化层608形成在衬底600的第一表面602上的实例中，如图7C所示，接合层610形成在钝化层608上。例如，可以通过使用诸如CVD技术的沉积技术执行形成接合层610的操作。形成接合层610的操作可以包括:由诸如二氧化硅、氮化硅或氮氧化硅的透明介电材料形成接合层610。在一些示例性实例中，形成接合层610的操作包括:形成接合材料层以覆盖衬底600的第一表面602上的钝化层608，然后对接合材料层执行平坦化操作，以平坦化接合材料层的顶面，从而在衬底600的第一表面602上的钝化层608上形成接合层610。因此，接合层610的表面612是平坦的。例如，可以使用CMP技术执行平坦化操作。
[0099]再次参考图7C，提供载体614，并且使用接合层610将衬底600接合至载体614，即，执行将衬底600接合至载体614的操作，以使用接合层610将衬底600的第一表面602接合至载体614。因为接合层610的表面612是平坦的，所以载体614可以成功接合至接合层610。在衬底600接合至载体614的操作之后，感光器件606与载体614相对。在一些实例中，载体614是半导体载体，并且可以由单晶半导体材料或化合物半导体材料组成。例如，硅、锗或玻璃可以用作载体614的材料。
[0100]如图7D所示，翻转由衬底600、感光器件606、钝化层608、接合层610和载体614组成的结构。可选地减薄衬底600，以从衬底600的第二表面604去除衬底600的一部分。例如，可以使用湿蚀刻技术或CMP技术执行减薄衬底600的操作。
[0101]如图7E所示，在衬底600的第二表面604中形成各个凹槽616，其中，在形成感光器件606的操作和衬底600接合至载体614的操作之后，执行形成凹槽616的操作。在一些实例中，使用光刻工艺和蚀刻工艺执行形成凹槽616的操作。例如，形成凹槽616的操作与以上关于图4A至图4F所描述的在衬底300的第二表面304中形成凹槽320的操作类似。在一些实例中，对衬底600执行湿蚀刻操作，以从衬底600的第二表面604去除衬底600的一部分，并且在第二表面604中形成凹槽616。通过使用湿蚀刻操作形成凹槽616，使得每个凹槽616的表面618是湿蚀刻的表面。在一些实例中，执行湿蚀刻操作，以将每个凹槽616都形成为倒金字塔形的凹槽。倒金字塔形的凹槽可以是倒置的多边形金字塔形的凹槽，诸如倒置的三角形金字塔形的凹槽、倒置的四边形金字塔形的凹槽、倒置的五边形金字塔形的凹槽、倒置的六边形金字塔形的凹槽等。例如，可以执行湿蚀刻操作，以形成包括凹槽616的华夫结构620，该凹槽诸如倒金字塔形的凹槽。华夫结构620和凹槽616可以分别与以上关于图2A和图2B所描述的华夫结构122和凹槽120类似。
[0102]在一些实例中，如图7F所示，可以在衬底600的第二表面604上可选地形成透明介电层622，并且覆盖凹槽616。在一些实例中，在形成透明介电层622的操作中，首先形成透明介电层622以覆盖凹槽616，然后对透明介电层622执行平坦化操作，以平坦化透明介电层622的顶面。因此，在平坦化操作之后，透明介电层622的顶面是平坦的。在一些示例性实例中，使用热氧化技术或CVD技术执行形成透明介电层622的操作，并且使用CMP技术执行平坦化操作。例如，透明介电层622可以由二氧化硅、氮化硅或氮氧化硅形成。
[0103]再次参考图7F，可以在透明介电层622的顶面上可选地形成钝化层624，并且覆盖凹槽616，以完成半导体器件626。钝化层624可适用于保护透明介电层622免于被损坏。钝化层624可以由氧化硅、氮化硅或氮氧化硅形成。在一些示例性实例中，使用诸如CVD技术和PECVD技术的沉积技术执行形成钝化层624的操作。
[0104]参照图8以及图7A至图7F，图8是根据各个实施例的用于制造半导体器件的方法的流程图。该方法开始于操作700，其中，提供衬底600。如图7A所示，衬底600具有第一表面602和与第一表面602相对的第二表面604。
[0105]在操作702中，如图7B所示，在衬底600的第一表面602上形成各个感光器件606。在一些实例中，每个感光器件606都包括图像传感器元件，其中，图像传感器元件包括光电二极管和其他的元件。在一些实例中，再次参考图7B，通过使用诸如CVD技术和PECVD技术的沉积技术，可以在衬底600的第一表面602上可选地形成钝化层608，并且覆盖感光器件606和衬底600的第一表面602，以保护感光器件606和衬底600免于被损坏。
[0106]在操作704中，如图7C所示，将衬底600接合至载体614。在衬底600接合至载体614的操作中，通过使用诸如CVD技术的沉积技术，在衬底600的第一表面602上的钝化层608上形成接合层610，并且覆盖感光器件606。在一些示例性实例中，形成接合层610的操作包括:形成接合材料层以覆盖衬底600的第一表面602上的钝化层608，然后对接合材料层执行平坦化操作，以平坦化接合材料层的顶面，从而在钝化层608上形成接合层610。因此，接合层610的表面612是平坦的。例如，可以使用CMP技术执行平坦化操作。然后，提供载体614，并且使用接合层610将衬底600的第一表面602接合至载体614。在接合之后，感光器件606与载体614相对。
[0107]如图7D所示，翻转由衬底600、感光器件606、钝化层608、接合层610和载体614组成的结构。可以通过使用湿蚀刻技术或CMP技术从衬底600的第二表面604可选地减薄衬底600。
[0108]在操作706中，如图7E所示，例如，使用光刻工艺和蚀刻工艺在衬底600的第二表面604中形成各个凹槽616。形成凹槽616的操作可以与以上关于图4A至图4F所描述的在衬底300的第二表面304中形成凹槽320的操作类似。在一些实例中，对衬底600执行湿蚀刻操作，以从衬底600的第二表面604去除衬底600的一部分，并且在第二表面604中形成凹槽616。通过使用湿蚀刻操作形成凹槽616，使得每个凹槽616的表面618是湿蚀刻的表面。在一些实例中，执行湿蚀刻操作，以将每个凹槽616都形成为倒金字塔形的凹槽，诸如倒置的多边形金字塔形的凹槽。例如，可以执行湿蚀刻操作，以形成包括凹槽616的华夫结构620，该凹槽诸如倒金字塔形的凹槽。华夫结构620和凹槽616可以分别与以上关于图2A和图2B所描述的华夫结构122和凹槽120类似。
[0109]在操作708中，如图7F所示，可以在衬底600的第二表面604上可选地形成透明介电层622，并且覆盖凹槽616。在一些实例中，首先形成透明介电层622以覆盖凹槽616，然后对透明介电层622执行平坦化操作，以平坦化透明介电层622的顶面。在一些示例性实例中，使用热氧化技术或CVD技术执行形成透明介电层622的操作，并且使用CMP技术执行平坦化操作。
[0110]在操作710中，再次参考图7F，可以在透明介电层622的顶面上可选地形成用于保护透明介电层622免于被损坏的钝化层624，并且覆盖凹槽616，以完成半导体器件626。在一些示例性实例中，使用诸如CVD技术和PECVD技术的沉积技术执行形成钝化层624的操作。
[0111]根据实施例，本发明公开了一种半导体器件。半导体器件包括载体、衬底、感光器件和接合层。衬底位于载体上面，并且具有第一表面和与第一表面相对的第二表面。衬底包括第二表面中的倒金字塔形的凹槽。感光器件设置在衬底的第一表面上。接合层设置在衬底与载体之间。
[0112]根据另一实施例，本发明公开了一种用于制造半导体器件的方法。在该方法中，提供衬底。衬底具有第一表面和与第一表面相对的第二表面。在衬底的第二表面中形成凹槽，其中，每个凹槽的表面都是湿蚀刻的表面。在衬底的第一表面上形成感光器件。使用接合层将衬底接合至载体。
[0113]根据又一实施例，本发明公开了一种用于制造半导体器件的方法。在该方法中，提供衬底。衬底具有第一表面和与第一表面相对的第二表面。在衬底的第二表面中形成倒金字塔形的凹槽。在衬底的第一表面上形成感光器件。使用接合层将衬底接合至载体。
[0114]上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
【主权项】
1.一种半导体器件，包括: 载体； 衬底，位于所述载体上面，并且所述衬底具有第一表面和与所述第一表面相对的第二表面，其中，所述衬底包括所述第二表面中的多个倒金字塔形的凹槽； 多个感光器件，设置在所述衬底的所述第一表面上；以及 接合层，设置在所述衬底与所述载体之间。2.根据权利要求1所述的半导体器件，其中，所述衬底包括华夫结构，所述华夫结构包括所述倒金字塔形的凹槽。3.根据权利要求1所述的半导体器件，其中，每个所述倒金字塔形的凹槽的表面都是湿蚀刻的表面。4.根据权利要求1所述的半导体器件，其中，每个所述倒金字塔形的凹槽的宽度、长度和深度中的每个都在从1nm至1000nm的范围内。5.根据权利要求1所述的半导体器件，其中，所述接合层将所述衬底的所述第二表面接合至所述载体，并且所述倒金字塔形的凹槽与所述载体相对。6.根据权利要求5所述的半导体器件，其中，所述载体由硅形成，并且所述接合层由二氧化硅、氮化硅或氮氧化硅形成。7.根据权利要求1所述的半导体器件，其中，所述接合层将所述衬底的所述第一表面接合至所述载体，并且所述感光器件与所述载体相对。8.根据权利要求7所述的半导体器件，还包括钝化层，设置在所述衬底的所述第二表面上并且覆盖所述倒金字塔形的凹槽。9.一种用于制造半导体器件的方法，所述方法包括: 提供衬底，所述衬底具有第一表面和与所述第一表面相对的第二表面； 在所述衬底的所述第二表面中形成多个凹槽，其中，每个所述凹槽的表面都是湿蚀刻的表面； 在所述衬底的所述第一表面上形成多个感光器件；以及 使用接合层将所述衬底接合至载体。10.一种用于制造半导体器件的方法，所述方法包括: 提供衬底，所述衬底具有第一表面和与所述第一表面相对的第二表面； 在所述衬底的所述第二表面中形成多个倒金字塔形的凹槽； 在所述衬底的所述第一表面上形成多个感光器件；以及 使用接合层将所述衬底接合至载体。
【文档编号】H01L27/146GK106057837SQ201510767767
【公开日】2016年10月26日
【申请日】2015年11月11日
【发明人】黄建彰, 黄为栋, 许雁翔, 叶玉隆, 方俊杰
【申请人】台湾积体电路制造股份有限公司