磁存储器和制造磁存储器的方法
【专利摘要】根据一个实施例，磁存储器包括：包括第一金属的第一金属层；在第一金属层上的第二金属层，第二金属层包括比第一金属更易被氧化的第二金属，第二金属层具有接触第一金属层的第一侧壁部，第二金属层具有在第一侧壁部上面的第二侧壁部，第二侧壁部从第一侧壁部后退；在第二金属层上的磁阻元件；在磁阻元件上的第三金属层；以及接触磁阻元件的侧壁部和第二金属层的第二侧壁部的第一材料，第一材料包括第二金属的氧化物。
【专利说明】磁存储器和制造磁存储器的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2014年3月11日提交的美国临时专利申请N0.61/951，414的权益，其全部内容在此通过引用而被包含。
技术领域
[0003]在此所述的实施例一般涉及磁存储器和制造磁存储器的方法。
【背景技术】
[0004]在自旋注入写入类型的磁存储器中，例如自旋转移矩磁随机存取存储器(STT-MRAM)，磁阻元件的磁化反转所需的电流通过电流密度限定。也就是说，该类型的磁存储器具有磁化反转所需的电流根据磁阻元件的尺寸的减小而减小的可伸缩性。另外，如果是垂直磁化类型，其中磁阻元件的剩余磁化强度的磁化方向垂直于薄膜表面，则磁化反转所需的电流可进一步减小。因此，自旋注入写入类型的磁存储器是下一代存储器的热门之一。
[0005]然而，为了使自旋注入类型的磁存储器付诸实际应用，需要解决磁阻元件关于加工的问题。例如，磁阻元件包括具有可变磁化强度的磁层(存储层)、具有不变磁化强度的磁层(参考层)和在上述磁层之间的绝缘层(隧道势皇层)。这是磁阻元件的基本结构。
【附图说明】
[0006]图1是示出磁阻元件的示例的透视图；
[0007]图2是沿着图1中的线I1-1I的剖视图；
[0008]图3A和图3B是示出顶销式磁阻元件的剖视图；
[0009]图4A和图4B是示出底销式磁阻元件的剖视图；
[0010]图5-图10是示出磁阻元件的制造方法的示例的剖视图；
[0011]图11是示出实施例与比较例之间的对比的图；
[0012]图12是示出存储单元作为其应用的示例的剖视图；
[0013]图13A和图13B是示出如图12所示的磁阻元件的示例的剖视图；
[0014]图14是示出存储单元阵列的示例的平面图；
[0015]图15是沿着图14中的线XV-XV的剖视图；
[0016]图16是沿着图14中的线XV1-XVI的剖视图；
[0017]图17是沿着图14中的线XVI1-XVII的剖视图；
[0018]图18是示出如图14-图17所示的存储单元阵列的等效电路的电路图；
[0019]图19和图20是示出制造装置的示例的方框图。
【具体实施方式】
[0020]一般地，根据一个实施例，磁存储器包括:包括第一金属的第一金属层;在第一金属层上的第二金属层，第二金属层包括比第一金属更易被氧化的第二金属，第二金属层具有接触第一金属层的第一侧壁部，第二金属层具有在第一侧壁部上面的第二侧壁部，第二侧壁部从第一侧壁部分后退;在第二金属层上的磁阻元件;在磁阻元件上的第三金属层;接触磁阻元件的侧壁部和第二金属层的第二侧壁部的第一材料，第一材料包括第二金属;覆盖第一材料的间隔层;接触间隔层的侧壁部和第二金属层的第一侧壁部的第二材料，第二材料包括第一金属；以及覆盖第一金属层、第二金属层、磁阻元件、第三金属层、第一材料、间隔层和第二材料的保护层。
[0021]1.磁阻元件
[0022 ]将说明用作磁存储器中的存储单元的磁阻元件的示例。
[0023](I)结构
[0024]图1示出磁阻元件的示例。图2是沿着图1中的线I1-1I的剖视图。然而，在图1中，为了阐明图1中用标号11-17表示的元件之间的位置关系，省略了图2中用标号18、19、20和标记PL表示的元件。
[0025]更具体地，第一金属层11包括难于氧化的不易氧化金属，诸如W、Ta、Ru或Ti。第一金属层11可被提供为化合物，诸如TaN或TiN。另外，第一金属层11可被提供为接触插头、电极或互连器。
[0026]第二金属层12被设置在第一金属层11上。而且，第二金属层包括比第一金属更容易被氧化的易氧化金属，诸如々1、86、]\%工3、51、83、5(3、￥、1^、21或!^。第二金属层11可被提供为化合物，诸如HfB、MgAlB、HfAlB、ScAlB、ScHfB或HfMgB。第二金属层12可包括堆叠结构。
[0027]金属是不易氧化金属还是易氧化金属可基于例如它的标准电极电势来确定。更具体地，如果第二金属层12包括标准电极电势比第一金属层11中的第一金属的标准电极电势低的第二金属，则第二金属可被定义为易氧化金属。另一方面，如果第一金属层11包括标准电极电势比第二金属层12中的第二金属的标准电极电势高的第一金属，则第一金属可被定义为不易氧化金属。
[0028]第二金属层12包括与第一金属层11接触的第一侧壁部A、以及位于第一侧壁部A的内侧并且在比第一侧壁部A更高的位置处的第二侧壁部B。第一侧壁部A和第二侧壁部B的每一个被定义为具有15°或更小的倾斜角Θ的侧表面。
[0029]通过这种方式，由于第二金属层12包括第一侧壁部A和第二侧壁部B，因此，在第二金属层12上提供的具有叠层结构的底部稳定。因此，可防止该叠层结构倒塌。
[0030]底层13被提供在第二金属层12上。磁阻元件MTJ被提供在底层13上。提供底层13以使磁阻元件MTJ成形。优选地，底层13包括MgO或一种氮化物，例如，AlN、MgN、ZrN、NbN、SiN和AlTiN0
[0031]磁阻元件MTJ包括第一磁层14、非磁层(隧道势皇层)15和第二磁层16，第一磁层14位于底层13上，非磁层15位于第一磁层14上，第二磁层16位于非磁层15上。第一磁层14和第二磁层16中的一个是具有不变磁化强度的参考层，另一个是具有可变磁化强度的存储层。
[0032]应当注意，不变磁化强度意味着磁化强度的方向在写入前或写入后不变化，可变磁化强度意味着磁化强度的方向可在写入前或写入后相反地变化。
[0033]另外，写入意味着自旋转移写入，其中，使自旋注入电流(自旋极化电子)流经磁阻元件MTJ，从而向存储层的磁化强度提供自旋力矩。
[0034]在磁阻元件MTJ包括作为存储层的第一磁层14和作为参考层的第二磁层16的情况下，该磁阻元件MTJ被称为顶销式磁阻元件MTJ。图3A和图3B示出了顶销式磁阻元件MTJ的磁化状态。另一方面，在磁阻元件MTJ包括作为参考层的第一磁层14和作为存储层的第二磁层16的情况下，该磁阻元件MTJ被称为底销式磁阻元件MTJ。图4A和图4B示出了底销式磁阻元件MT J的磁化状态。
[0035]优选地，第一磁层14和第二磁层16具有垂直磁化强度，S卩，在第一磁层14和第二磁层16堆叠在一起的垂直方向上的剩余磁化强度。图3A和图4A示出了具有垂直磁化强度的磁阻元件MTJ的磁化状态。然而，第一磁层14和第二磁层16可具有面内磁化强度，S卩，在与第一磁层14和第二磁层16堆叠的方向垂直的方向上的剩余磁化强度。图3B和图4B示出了具有面内磁化强度的磁阻元件MTJ的磁化状态。
[0036]磁阻元件MTJ的阻抗取决于存储层和参考层由于磁阻的影响而相对于彼此的磁化强度的方向。例如，如果存储层和参考层处于存储层和参考层的磁化强度的方向彼此相同的平行状态，则磁阻元件MTJ的阻抗低，如果存储层和参考层处于存储层和参考层的磁化强度方向彼此相反的反平行状态，则磁阻元件MTJ的阻抗高。
[0037]第一磁层14和第二磁层16包括例如CoFeB、MgFeO或CoFeB和MgFeO的叠层。如果磁阻元件具有垂直磁化强度，则优选地，第一磁层14和第二磁层16具有:具有垂直磁各向异性的TbCoFe、其中Co和Pt被堆叠在一起并且具有垂直磁各向异性的人工晶格、被正则化成LI。并具有垂直磁各向异性的FePt等。在这种情况下，在第一磁层14和非磁层15之间或者在非磁层15和第二磁层16之间，可提供CoFeB作为接口层。
[0038]非磁层15包括例如MgO或A10。另外，非磁层15可被提供为氮化物，例如Al、S1、Be、Mg、Ca、Sr、Ba、Sc、Y、La、Zr 或 Hf 的氮化物。
[0039]在磁阻元件11\1上提供第三金属层17。另外，第三金属层17包括例如胃、了&、1?11、1^、TaN或TiN。
[0040]另外，第三金属层17用作电极，此外，当磁阻元件MTJ被图案化时用作掩膜。也就是说，优选地，第三金属层17由具有低电阻和满意的扩散、刻蚀和研磨公差的材料形成，例如，Ta和Ru的叠层。
[0041]第一再沉积层18与磁阻元件MTJ的侧壁部和第二金属层12的第二侧壁部B接触。第一再沉积层18是绝缘的，以防止第一磁层14和第二磁层16中的短路故障。例如，第一再沉积层18包括第二金属层12中的易氧化金属的氧化物。
[0042]间隔层19覆盖第一再沉积层18。另外，间隔层19包括诸如氧化物或氮化物的绝缘层。
[0043]第二再沉积层20与间隔层19的侧壁部和第二金属层12的第一侧壁部A接触。另外，第二再沉积层20包括第一金属层11中的不易氧化金属。第二再沉积层20可包括第一金属层11中的不易氧化金属中的氧化物。
[0044]在与第一金属层11的上表面平行的方向上，第一再沉积层18和第二再沉积层20各个具有Inm或更小的厚度。这是因为第一再沉积层18和第二再沉积层20是由第一金属层11和第二金属层20中的金属形成并且通过刻蚀一次蒸发的再沉积层。
[0045]在与第一金属层11的上表面平行的方向上，第一侧壁部A到第二侧壁部B的距离基本上等于间隔层19的宽度。这是因为第二金属层12的上部(第二侧壁部B)采用第三金属层17作为掩膜进行刻蚀，而第二金属层12的下部(第一侧壁部A)采用第三金属层17和间隔层19作为掩膜进行刻蚀。
[0046]本实施例在磁阻元件MTJ在与第一金属层11的上表面平行的方向上的尺寸小于第一金属层11的情况下是有效的。这是因为在上述的情况下，当磁阻元件MTJ通过仅仅执行一次刻蚀来图案化时，露出第一金属层11的上表面，并形成不易氧化金属的再沉积层。
[0047]通过这种方式，根据本实施例，在与第一金属层11的上表面平行的方向上，如从部分X开始测量的第一磁层14和第二磁层16的宽度，即第一磁层14和第二磁层16的与非磁层15接触的部分的宽度，基本上彼此相等。因此，与如从部分X开始测量的第一磁层14和第二磁层16的宽度，S卩第一磁层14和第二磁层16的与非磁层15接触的部分的宽度，彼此不同的情况相比，可减小磁阻元件MTJ之间在MR比例上的变化。另外，与非磁层15的侧壁部接触的第一再沉积层18包括第二金属层12中的易氧化金属。因此，第一再沉积层18通过对易氧化金属进行氧化而容易绝缘。也就是说，有效地防止了第一磁层14和第二磁层16的电短路故障。此外，包括第一金属层11中的不易氧化金属的第二再沉积层20与间隔层19接触，因此，第一磁层14和第二磁层16的电短路故障由于不易氧化金属或者不易氧化金属的氧化不充分而不会发生。
[0048]因此，在本实施例的结构中，防止了在磁阻元件中发生电短路故障，并减小了磁阻元件MTJ之间在MR比例上的变化。因此，可实现具有高可靠性的磁存储器。
[0049]2.制造磁存储器的方法。
[0050]将说明制造包括在图1和图2中示出的磁阻元件的磁存储器的方法。
[0051 ]首先，如图5所不，第一金属层11、第二金属层12、底层13、第一磁层14、非磁层15和第二磁层16通过例如化学气象沉积(CVD)法堆叠在一起。然后，通过CVD和光刻工艺(PEP)在第二磁层16上形成用作硬掩膜层的第三金属层17。
[0052]接着，如图6所示，将执行第一刻蚀过程。
[0053]第一刻蚀过程通过执行物理刻蚀(诸如离子束刻蚀(IBE))和反应刻蚀(诸如反应离子刻蚀(RIE))来实施。在将IBE应用于第一刻蚀过程的情况下，例如，Ne、Ar、Kr、Xe、N或O用作在IBE中使用的离子束的元素。
[0054]第一刻蚀过程意在采用第三金属层17作为掩膜来对磁阻元件MTJ、底层13和第二金属层12进行刻蚀。
[0055]在这种情况下，由于磁阻元件MTJ通过仅仅一次刻蚀来图案化，因此，可使其形状更接近理想形状。也就是说，磁阻元件MTJ的侧壁部的倾斜度可被设置为15°或更小。另外，在与第一金属层11的上表面平行的方向上，可使如从部分X开始测量的第一磁层14和第二磁层16的宽度(S卩，第一磁层14和第二磁层16的与非磁层15接触的部分的宽度)基本彼此相等。因此，可减小磁阻元件MTJ之间在MR比例上的变化。
[0056]另外，当第二金属层12的中间部分由于以下原因出现时，停止第一刻蚀过程:
[0057]在第一刻蚀过程中，通过控制离子束的例如入射角、能量等，在刻蚀期间，在除去附着到侧壁部的第一再沉积层18’时，磁阻元件MTJ被图案化。
[0058]然而，在第一刻蚀过程中，很难完全除去将被最后刻蚀的金属层的再沉积物。
[0059]因此，在将被最后刻蚀的金属层是包括不易氧化金属的第一金属层11的情况下，第一金属层中的不易氧化金属重新附着到磁阻元件MTJ的侧壁部，最后，形成第一再沉积层
18, ο
[0060]很难通过氧化来完全绝缘包括不易氧化金属的第一再沉积层18\因此，在第一磁层14和第二磁层16中发生电短路故障。
[0061]鉴于以上所述，在本实施例中，将被最后刻蚀的金属是包括易氧化金属的第二金属层12。更具体地，如上所述，当到达第二金属层12的中间部分时，停止第一刻蚀过程。在这种情况下，第二金属层12中的易氧化金属重新附着到磁阻元件MTJ的侧壁部，最后，形成包含易氧化金属的第一再沉积层18'。
[0062]包含易氧化金属的第一再沉积层18'可通过氧化完全绝缘。因此，可以防止第一磁层14和第二磁层16的电短路故障。
[0063]通过执行第一刻蚀过程，可以使第二金属层12具有第二宽壁B。也就是说，包含第二金属层12中的易氧化金属的第一再沉积层18'与磁阻元件MTJ的侧壁部和第二金属层12的第二侧壁部B接触。第二侧壁部B相对于与第一金属层11的上表面垂直的轴线的倾斜度是15°或更小。
[0064]其后，由于氧化(例如，热氧化)，第一再沉积层18'被转变成易氧化金属的氧化物。因此，如图7所示，包括易氧化金属的氧化物的第一再沉积层18在磁阻元件MTJ的侧表面上形成。
[0065]接着，如图8所示，通过CVD和RIE，形成间隔层19以覆盖第一再沉积层18。间隔层19包括氧化硅、氮化硅等。
[0066]由于间隔层19用作掩膜层，因此，在与第一金属层11的上表面平行的方向上，间隔层19具有比至少第一再沉积层18的宽度(例如，Inm)更大的宽度。优选地，在与第一金属层11的上表面平行的方向上，间隔层19具有比Inm大且比1nm小的宽度。
[0067]接着，如图9所示，执行第二刻蚀过程。
[0068]第二刻蚀过程通过执行物理刻蚀(诸如IBE)或反应刻蚀(诸如RIE)来实施，与第一亥丨J蚀过程相同。在将IBE应用于第二刻蚀过程的情况下，例如，Ne、Ar、Kr、Xe、N或O用作在IBE中使用的离子束的元素。
[0069]第二刻蚀过程意在采用第三金属层17和间隔层19作为掩膜来刻蚀第一再沉积层18和第二金属层12。
[0070]当第一金属层11的上表面出现时，停止第二刻蚀过程。也就是说，执行第二刻蚀过程，直到第二金属层12的刻蚀完全结束，S卩，第一金属层11的上表面露出。
[0071]这是因为磁存储器包括磁阻元件的阵列。也就是说，当第一再沉积层18和第二金属层12被刻蚀时，磁存储器中的磁阻元件可彼此电断开。
[0072]当执行第二刻蚀过程时，使第二金属层12具有第一侧壁部A。第一侧壁部A与第一金属层11接触。第二侧壁部B以如从第一侧壁部A回退的方式定位。第一侧壁部A相对于与第一金属层11的上表面垂直的轴线的倾斜度是15°或更小。
[0073]在第二刻蚀过程中，由于第二金属层12被完全刻蚀，因此，将被最后刻蚀的金属层是第一金属层U。因此，包括第一金属层11中的不易氧化金属的第二再沉积层20与间隔层19的侧壁部和第二金属层12的第一侧壁部A接触。
[0074]然而，由于第二再沉积层20不与磁阻元件MTJ的非磁层15的侧壁部接触，因此，在第一磁层14和第二磁层16中不发生电短路故障。
[0075]最后，如图10所示，通过CVD，形成保护层PL以覆盖第一金属层11、第二金属层12、磁阻元件MTJ、第三金属层17、第一再沉积层18、间隔层19和第二再沉积层20。
[0076]通过上述制造方法，完全形成包括在图1和图2中示出的磁阻元件的磁存储器。其后，例如，包括磁存储器的晶片暴露在空气中。
[0077]提供如图10所示的保护层PL以防止经过以上过程的磁阻元件MTJ被空气中的氧气氧化。因此，优选地，保护层PL包括具有隔绝氧气的特性的层，例如由氮化物(诸如SiN、AlN或HfN)形成的层。另外，优选地，在与第一金属层11的上表面平行的方向上，保护层PL具有1nm或更大的宽度。
[0078]3.本实施例和比较例
[0079]图11是示出本实施例与比较例之间的对比的图。
[0080]在图中，用相同的编号和标记来表示与图1和图2中的元件对应的元件。
[0081 ]在本实施例中，当包括易氧化金属的第二金属层12的中间部分出现时，停止第一刻蚀过程，并执行第二刻蚀过程，采用第三金属层17和间隔层19作为掩膜。这种过程称为“半侧壁过程”。
[0082]在这种情况下，如上所述，可以实现防止磁阻元件MTJ的电短路故障和磁阻元件MTJ的MR比例的提高。
[0083]相反，在比较例N0.1中，在单个刻蚀过程中执行磁阻元件MTJ的刻蚀。因此，虽然磁阻元件MTJ可被图案化成具有理想形状，但是，包含第一金属层11中的不易氧化金属的第二再沉积层20在非磁层15的侧壁部上形成。
[0084]因此，在比较例N0.1中，第二再沉积层20的氧化是不充分的，因此，存在在磁阻元件MTJ中发生电短路故障的情况。另一方面，如果再沉积层20被长时间充分氧化，以变成完全氧化物，则磁阻元件MT J的第一磁层14和第二磁层16被氧化以降低MR比例。
[0085]在比较例N0.2中，当非磁层(隧道势皇层)15的上表面出现时，停止第一刻蚀过程，并执行第二刻蚀过程，采用第三金属层17和间隔层19作为掩膜。这种过程称为“停止于隧道势皇过程”。
[0086]在这种情况下，磁阻元件MTJ的电短路故障可如在本实施例中的那样防止。然而，在与第一金属层11的上表面平行的方向上，第一磁层14的宽度比第二磁层16的任何部分的宽度更大。也就是说，第一磁层14和第二磁层16的与非磁层15接触的部分具有不同的宽度。因此，MR比例变化。
[0087]另外，在比较例N0.2中，在第一刻蚀过程后，第一磁层14还可通过离子注入而部分地失活。然而，在这种情况下，由于增加了离子注入过程，因此，增加了制造成本。
[0088]在本实施例中，具有理想形状的磁阻元件可不破坏其特性地形成。在这点上，本实施例优于比较例N0.1和N0.2。
[0089]4.应用示例
[0090]图12是示出磁存储器中的存储单元的示例。
[0091]在本示例中，磁存储器中的存储单元包括选择晶体管(例如，FET)ST和磁阻元件MTJ，其对应于上述实施例中的磁阻元件MTJ。
[0092]选择晶体管ST被设置在半导体基板21中的有效区域AA中。有效区域AA被半导体基板21中的元件隔离绝缘层22包围。在本示例中，元件隔离绝缘层22具有浅沟槽隔离(STI)结构。
[0093]选择晶体管ST包括在半导体基板21中的源极/漏极扩散层23a和23b、在扩散层之间的沟道上的栅极绝缘层24、以及在栅极绝缘层24上的栅电极25。栅电极25用作字线。
[0094]层间绝缘层(例如，氧化硅层)26覆盖选择晶体管ST。在层间绝缘层26中设置接触插头BEC和BCl。另外，接触插头BEC和BCl对应于包括不易氧化金属(例如，W、Ta、Ru和Ti之一)的第一金属层11。
[0095]层间绝缘层26的上表面是平的，在第一金属层11上设置第二金属层12。第二金属层12包括易氧化金属，例如，Al、Be、Mg、Ca、Sr、Ba、Sc、Y、La、Zr和Hf之一。另外，第二金属层12通过用作接触插头BEC的第一金属层11而连接到选择晶体管ST的源极/漏极扩散层23a。
[0096]在第二金属层12上的底层13上设置磁阻元件MTJ。进一步地，在磁阻元件MTJ上设置第三金属层17。第三金属层17用作例如在处理磁阻元件MTJ中使用的硬掩膜层。
[0097]保护层(例如，氮化硅层)PL覆盖磁阻元件MTJ的侧壁部。
[0098]层间绝缘层(例如，氧化硅层)27被设置在保护层PL上，并覆盖磁阻元件MTJ。层间绝缘层27的上表面是平的，并在层间绝缘层27上设置位线BLl和BL2。位线BLl通过接触插头TEC连接到第三金属层17。位线BL2通过接触插头BC2连接到接触插头BCl。
[0099]在本实施例中，在与半导体基板11的表面平行的方向上，磁阻元件MTJ具有比接触插头BEC的尺寸更小的尺寸。
[0100]图13A和图13B示出了如图12所示的磁阻元件MTJ的示例。
[0101 ]如图13A所示的结构在以下方面不同于如图1和图2所示的结构:第一磁层14是存储层，第二磁层16是参考层，偏移消除层SCL和覆盖层CAP是新添加的。
[0102]如图13B所示的结构在以下方面不同于如图1和图2所示的结构:第一磁层14是存储层，第二磁层16是参考层，偏移消除层SCLl、SCL2和覆盖层CAP是新添加的。
[0103]如图13B所示的结构是底部偏移消除结构，其中，偏移消除层SCLl刚好位于用作存储层的第一磁层14的下面。在这种情况下，刚好在用作参考层的第二磁层16上面的偏移消除层SCL2可被省略。
[0104]如图13A所示的偏移消除层SCL和如图13B所示的偏移消除层SCL1、SCL2的每一个具有其中η个包括Co层和Pt层的层被堆叠在一起的结构，该结构可用[Co/Pt]n来表示。
[0105]另一方面，如图13A和图13B所示的结构与如图1和图2所示的结构相同。例如，用于形成第一金属层11、第二金属层12、第三金属层17、底层13和磁阻元件MTJ的材料如用图1和图2所描述的。因此，在如图13A和13B所示的结构中，与图1和图2所示的结构的元件相同的元件将用与如图1和图2中所示的结构相同的标号和标记来表示，并胜率其详细的说明。
[0106]参考图13A和图13B，偏移消除层SCUSCL1和SCL2具有不可变且垂直的磁化强度。偏移消除层SCL、SCLl和SCL2的磁化强度的方向与参考层15的相反。因此，偏移消除层SCL、SCLl和SCL2取消由于来自第二磁层(参考层)16的杂散磁场而发生的第一磁层(存储层)14的磁化反转特性(磁滞曲线)的偏移(变化)。
[0107]覆盖层CAP被设置在偏移消除层SCL和上电极16之间，或者在偏移消除层SCL和上电极16之间。覆盖层CAP用作防止偏移消除层SCL与上电极16之间或者偏移消除层SCL2与上电极16之间的反应的缓冲层。覆盖层CAP包括例如Pt、W、Ta或Ru。
[0108]应当注意，在如图13A和图13B所示的结构中，还在层间绝缘层26和接触插头BEC上形成第二再沉积层20。
[0109]第二再沉积层20具有非常小的厚度(彡lnm)。它不是充满了元件的连续层，S卩，它部分地包括元件。然而，在图中，第二再沉积层20被示为单个连续层，以便易于理解描述。
[0110]因此，第二再沉积层20变成如非磁层15的非常薄的层中的电短路故障的原因；然而，它不会引起在两个彼此充分隔离的磁阻元件中的电短路故障。
[0111]然而，为了可靠地防止这种故障，第二再沉积层20可被转变成不易氧化金属的氧化物。
[0112]图14-图18示出了磁随机存取存储器的存储单元阵列区域的示例。图14是存储单元阵列区域的平面图，图15是沿着图14中的线XV-XV的剖视图，图16是沿着图14中的线XV1-XVI的剖视图，图17是沿着图14中的线XVI1-XVII的剖视图。图18示出存储单元阵列区域中的等效电路。
[0113]在图14-图18中，与图12和图13中的元件相同的元件用相同的标记来表示。
[0114]将针对所谓两晶体管一元件类型的存储单元区域MA进行说明，其中，每个存储单元MC包括两个选择晶体管ST和一个磁阻元件MTJ。然而，这并不意味着本实施例限于这种类型。也就是说，本实施例可应用于其它类型的存储单元阵列区域MA，例如，一晶体管一元件类型的存储单元区域MA和交叉点类型的存储单元阵列区域MA。
[0115]在半导体基板21上，多个存储单元MC被排列成阵列。每个存储单元MC包括在半导体基板21上的两个选择晶体管ST和共同连接到这两个选择晶体管ST的一个磁阻元件MTJ。
[0116]每个选择晶体管ST包括在半导体基板21中的源极/漏极扩散层23a、23b、以及在源极/漏极扩散层23a和23b之间的沟道上的用作栅极电极的字线WL。字线WL在第二方向上延伸，并连接到字线驱动器31。
[0117]磁阻元件MTJ被设置在源极/漏极扩散层23a之上，并与其连接。位线BLl被设置在磁阻元件MTJ之上，并与其连接。另外，位线BLl在第一方向上延伸，并连接到位线驱动器/下沉区32。
[0118]位线BL2被设置在源极/漏极扩散层23b之上，并与其连接。在执行读取操作时，位线BL2也用作例如连接到检测放大器的源线SL。另外，位线BL2在第一方向上延伸，并连接到位线驱动器/下沉区和读取电路33。
[0119]该示例的存储单元阵列的布图是一个例子，可被适当地修改。例如，在该例中，由于存储单元阵列区域MA从位于半导体基板21之上的一侧来看，源极/漏极扩散层23a、23b、磁阻元件MTJ和位线BLl在第二方向上相对于彼此偏移。然而，它们是否相对于彼此偏移、它们的偏移量等可适当地改变。
[0120]此外，在该示例中，位线BLl和位线BL2被形成在不同的互连层中；然而，它们可形成在单个互连层中。
[0121]5.制造设备
[0122]在上述的制造方法中，优选地，执行形成包括磁阻元件的叠层结构的过程(例如，CVD)、第一和第二刻蚀过程(例如，IBE)以及氧化第一再沉积层的过程(例如，热氧化)，以使得它们不在外部空气(氧气)中。
[0123]因此，如例如图19所示的，在单个制造装置40中提供第一室Cl、第二室C2和第三室C3。在第一室Cl中，执行第一和第二刻蚀过程;在第二室C2中，执行氧化第一再沉积层的过程，在第三室C3中，形成包括磁阻元件的叠层结构。
[0124]在这种情况下，第三室C3也可应用于形成间隔层和保护层。另外，优选地，第一室Cl也可应用于在磁阻元件的侧壁部上以自校准方式形成间隔层的刻蚀(例如，RIE)。
[0125]制造装置40的特征在于在空间中不包含氧气，晶片可在第一室Cl至第三室C3之间传递。也就是说，制造方法可在单个制造装置中实施，以使得它不在外部空气中。
[0126]图20示出了制造装置的变形。
[0127]在该变形中，在第一室Cl中执行IBE。也就是说，可在第一室Cl中执行第一和第二刻蚀过程。在第二室C2中执行RIE。也就是说，可在第二室C2中执行用于在磁阻元件的侧壁部上以自校准方式形成间隔层的刻蚀。
[0128]在第三室C3中执行CVD和氧化。也就是说，可在第三室C3中执行包括磁阻元件、间隔层、保护层等的叠层结构的形成。另外，第一再沉积层可在第三室C3中进行氧化。
[0129]在如图19和图20所示的制造装置中，晶片的传递根据上述的制造方法的过程由控制器41来控制。控制器41控制将在第一室Cl至第三室C3中执行的过程以及晶片的传递。
[0130]6.结论
[0131]根据本实施例，可以通过防止在磁阻元件中发生电短路故障和防止MR比例的变化来实现具有高可靠性的磁存储器。
[0132]尽管已经描述了某些实施例，但这些实施例只通过示例的方式来呈现，并不意在限制本发明的范围。实际上，本文描述的新颖实施例可以通过各种其它形式来体现;另外，在不脱离本发明的精神的情况下，可对本文描述的实施例的形式进行各种省略、替换和改变。所附的权利要求及其等同意在覆盖这样的形式或修改，以落入本发明的范围和精神内。
【主权项】
1.一种磁存储器，包括: 第一金属层，其包括第一金属； 在所述第一金属层上的第二金属层，所述第二金属层包括比所述第一金属更易被氧化的第二金属，所述第二金属层具有接触所述第一金属层的第一侧壁部，所述第二金属层具有在所述第一侧壁部上面的第二侧壁部，所述第二侧壁部从所述第一侧壁部后退； 在所述第二金属层上的磁阻元件； 在所述磁阻元件上的第三金属层； 第一材料，其接触所述磁阻元件的侧壁部和所述第二金属层的第二侧壁部，所述第一材料包括所述第二金属； 间隔层，其覆盖所述第一材料；以及 第二材料，其接触所述间隔层的侧壁部和所述第二金属层的第一侧壁部，所述第二材料包括所述第一金属。2.如权利要求1所述的存储器，还包括: 保护层，其覆盖所述第一金属层、所述第二金属层、所述磁阻元件、所述第三金属层、所述第一材料、所述间隔层和所述第二材料，所述保护层包括氮化物。3.如权利要求1所述的存储器，其中， 所述第二金属具有比所述第一金属的标准电极电势低的标准电极电势。4.如权利要求1所述的存储器，其中， 所述第一材料包括所述第二金属的氧化物。5.如权利要求1所述的存储器，其中， 所述第二材料包括所述第一金属的氧化物。6.如权利要求1所述的存储器，其中， 所述第一材料和所述第二材料的每一个在与所述第一金属层的上表面平行的方向上具有Inm或更小的厚度。7.如权利要求1所述的存储器，其中， 所述第一侧壁部和所述第二侧壁部的每一个相对于与所述第一金属层的上表面垂直的轴线具有15°或更小的倾斜度。8.如权利要求1所述的存储器，其中， 从所述第一侧壁部到所述第二侧壁部的宽度在与所述第一金属层的上表面平行的方向上基本等于所述间隔层的宽度。9.如权利要求1所述的存储器，其中， 所述磁阻元件在与所述第一金属层的上表面平行的方向上具有比所述第一金属层的尺寸更小的尺寸。10.如权利要求1所述的存储器，其中， 所述第二金属层在与所述第一金属层的上表面平行的方向上具有比所述第一金属层的尺寸更小的尺寸。11.如权利要求1所述的存储器，其中， 所述第一金属层是与选择晶体管的源极/漏极区接触的接触插头。12.如权利要求1所述的存储器，其中， 所述第一金属包括W、Ta、Ru和Ti之一。13.如权利要求1所述的存储器，其中， 所述第二金属包括 Al、Be、Mg、Ca、Sr、Ba、Sc、Y、La、Zr 和 Hf 之一。14.如权利要求1所述的存储器，还包括: 底层，其在所述第二金属层和所述磁阻元件之间，所述底层包括180、41^、]\^1'1、2.、NbN、SiN 和 AlTiN 之一。15.如权利要求1所述的存储器，其中， 所述磁阻元件包括:在所述第二金属层上的第一磁层、在所述第一磁层上的非磁层和在所述非磁层上的第二磁层。16.如权利要求15所述的存储器，其中， 所述第一磁层和所述第二磁层的每一个在所述第一磁层和所述第二磁层堆叠的方向上具有剩余磁化强度。17.如权利要求15所述的存储器，其中， 所述第一磁层具有可变磁化强度，以及所述第二磁层具有不变磁化强度。18.如权利要求17所述的存储器，其中， 所述磁阻元件包括在所述第二磁层和所述第三磁层之间提供的偏移消除层，所述偏移消除层具有与所述第二磁层的磁化强度相反的不变磁化强度。19.一种制造磁存储器的方法，所述方法包括: 形成包括第一金属的第一金属层； 在所述第一金属层上形成第二金属层，所述第二金属层包括比所述第一金属更易被氧化的第二金属； 在所述第二金属层上形成磁阻元件； 在所述磁阻元件上形成第三金属层； 执行第一刻蚀过程，其通过使用所述第三金属层作为掩膜来刻蚀所述磁阻元件和所述第二金属层，所述第一刻蚀过程在所述第二金属层的中间停止，所述第二金属层通过执行所述第一刻蚀过程而具有第二侧壁部； 氧化所述磁阻元件； 在所述磁阻元件的侧壁部上形成间隔层；以及 执行第二刻蚀过程，其通过使用所述间隔层和所述第三金属层作为掩膜来刻蚀所述第二金属层，所述第二金属层通过执行所述第一刻蚀过程而具有第一侧壁部，所述第二侧壁部从所述第一侧壁部后退。20.如权利要求19所述的方法，其中， 通过执行所述第一刻蚀过程，在所述磁阻元件的所述侧壁部和所述第二金属层的所述第二侧壁部上形成包括所述第二金属的第一材料， 所述第一材料通过氧化所述磁阻元件来改变所述第二金属的氧化物；以及 通过执行所述第二刻蚀过程，在所述间隔层的侧壁部和所述第二金属层的所述第一侧壁部上形成包括所述第一金属的第二材料。21.如权利要求19所述的方法，其中， 所述第一刻蚀过程和所述第二刻蚀过程在第一室中执行，氧化所述磁阻元件在第二室中执行，所述第一金属层、所述第二金属层、所述磁阻元件、所述第三金属层和所述间隔层在第三室中形成，在所述第一室、所述第二室和所述第三室之间传送包括所述磁存储器的晶片在没有氧气的房间中执行。22.如权利要求19所述的方法，还包括: 在半导体基板上形成选择晶体管； 形成覆盖所述选择晶体管的层间绝缘层；以及 在所述层间绝缘层中形成所述第一金属层， 其中所述第一金属层是与所述选择晶体管的源极/漏极区接触的接触插头。23.如权利要求19所述的方法，其中， 所述第一刻蚀过程和所述第二刻蚀过程的每一个通过离子束刻蚀来执行。
【文档编号】H01L21/3065GK106062945SQ201480076776
【公开日】2016年10月26日
【申请日】2014年6月24日
【发明人】园田康幸, 中山昌彦, 李敏硕, 吉川将寿, 杉浦邦晃, 黄智焕
【申请人】株式会社东芝, Sk海力士公司