葫芦形平面螺旋式电感器的制造方法
【技术领域】
[0001]本实用新型涉及芯片技术，特别是涉及高频芯片中用到的低辐射葫芦形平面螺旋式电感器。
【背景技术】
[0002]平面电感器作为基础线性器件之一在高频集成电路芯片或高频电路中经常被用至IJ。现有技术中，平面电感器的形状多为螺旋式(Spiral Inductor)，包括非对称螺旋式和对称螺旋式两种构造，尤其是在集成电路芯片中，因为差动电路被普遍使用，对称螺旋式构造更为适合。现有技术的对称螺旋式电感器的构造如图4所示。近年来，随着集成电路制造工艺技术的进步，集成电路的规模不断增加，在同一个高频芯片中所用到的电感器数量增力口，电感和电感间距也减少了。但是，因为螺旋式电感在工作时磁力线的分布是3维空间分布的，电感与电感之间的相互干扰现象成了需要解决的技术问题。为了解决这样的问题，科学研究者们提出了各种各样的方案。文献IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.44, N0.6, JUNE 2009 登载的《Reduct1n of Inductive Crosstalk Using QuadrupoleInductors))文章中提出了使用8字形对称平面电感来减少电感间的互相f禹合，以达到减少互相干扰的效果。发明专利授权公开号CN1950913B中也开示了对称8字形电感器用以减少振荡器间的相互耦合。其8字形电感器如图5所示，电感器200具有电感线圈202和末端204a、204b，电感线圈202由上部线圈206a和下部线圈206b交叉互接构成,而且上部线圈206a和下部线圈206b的大小,形状基本一样，圈数相同。应用这样的8字构造的电感确实可以得到文献或专利中提出的减少相互耦合的效果，但是，也存在的两个问题。第一个问题是对于同样电感值的电感，8字电感所需要的面积比较大，所以芯片的面积就增加，芯片的制造成本也就相应增加。第二个问题是，因为8字电感的上部线圈和下部线圈的大小形状基本一样，所以当芯片上配置两个类似的电感时，为了达到不互相干扰，两个电感需要配置成方向相差90度、中心在同一直线上的地方。也就是说，上下部线圈大小形状一样的8字形电感间的最小耦合线是固定在与8字中心线垂直的一条直线上的。这样，假如说在芯片上不同的地方配置了两个8字形电感，这两个电感又不在上下或者左右的同一条直线上，那么，为了减少其间的相互耦合，就必须把两个8字形电感旋转到其中心线是平行的角度上。但是，一般情况下，集成电路的设计为了便于在制造过程中对线宽的监控，要求其晶体管或者场效应管的配置方向是水平或者垂直的。这样，就造成了晶体管或场效应管的电路配置与上述旋转过的电感中心线的夹角不可能是平行的或垂直的，也就形成了包括8字电感在内的整块功能电路的内部不对称，降低了共模抑制比，影响了电路的性能。所以，应用了 8字电感理论上可以实现电感间的最低耦合，但是线图设计的自由度却大大地减少。
【实用新型内容】
[0003]本实用新型的目的是提供了一种葫芦形平面螺旋式电感器，其不仅可以提高芯片面积的利用率，还可以增加线图设计的自由度。
[0004]为了实现上述目的，本实用新型采用如下技术方案:
[0005]葫芦形平面螺旋式电感器，包括呈葫芦状分布的上部线圈和下部线圈，上部线圈与下部线圈均采用对称形螺旋式电感线圈构造；上部线圈的匝数比下部线圈的匝数多；上部线圈的外围面积比下部线圈的外围面积小；上部线圈的最外圈端口与下部线圈的最外圈的上端口相互交叉连接在一起；下部线圈的最外圈的下端口形成电感器的输入输出端。
[0006]上述上部螺旋线圈的匝数为两匝，上述下部螺旋线圈的匝数为一匝。
[0007]与现有技术相比，本实用新型的有益效果是:
[0008]1、同样的电感量，本实用新型的平面电感器需要的面积比8字形电感更小，可节约芯片面积，减少成本；
[0009]2、通过调整上下部螺旋线圈的大小可以调整最低耦合线的位置，通过调整最低耦合线的位置，既可以保持集成电路内功能块的对称性，又可以随意调整应用了葫芦形平面电感的两个功能块的相对位置，大大地提高了芯片线图的设计自由度。
【附图说明】
[0010]图1为本实用新型的葫芦形平面螺旋式电感器的结构示意图；
[0011]图2为本实用新型的电感器的最低耦合线示意图；
[0012]图3为芯片内具有两个本实用新型电感时的配置不意图；
[0013]图4为现有技术的螺旋式平面电感器的结构示意图；
[0014]图5为发明专利授权公开号CN1950913B的8字形电感器的结构示意图。
[0015]图中各个部件的说明
[0016]10上部螺旋线圈
[0017]20下部螺旋线圈
[0018]21,22葫芦形电感的输入输出端
[0019]210下部线圈与上部线圈的交叉连接线
[0020]50葫芦形电感的最低稱合线示意图
[0021]61,62葫芦形电感的磁力线分布示意图。
【具体实施方式】
[0022]下面结合附图对本实用新型进一步说明。
[0023]本实用新型的葫芦形平面螺旋式电感，如图1所示，包括呈葫芦状分布的上部线圈10和下部线圈20,上部线圈10与下部线圈20均采用对称形螺旋式电感线圈构造。下部线圈20只有一圈，上部螺旋线圈10有两圈，下部螺旋线圈20的外围面积比上部螺旋线圈10的外围面积大。上部线圈10的最外圈端口与下部线圈20的上端口相互交叉连接在一起，下部线圈20与上部线圈10的连接处需要交叉，所以此交叉处的连接线210是由过孔和不同集成电路配线层的配线构成的。下部线圈20的下端口形成电感器的输入输出端21、22。
[0024]作为一个例子，图1中所示的电感的上部线圈10的电感量和下部线圈20的电感量的比例大概是6比4。
[0025]因为本实用新型的电感器的上部线圈10的圈数比下部圈20数多，所以，实现同样的电感量所需要的绕线长度短，也就是说，所需要的面积比较小。而芯片的总面积的减少则直接减少了芯片的制造成本。
[0026]图2是图1所示的电感在动作时的磁力线分布示意图。假如说在某一瞬间，电流从电感的22端流入，经过电感的各绕线圈后从21端流出，那么，因为上部线圈10的电感量比较大，面积又比较小，所以上部线圈10在线圈外部空间产生的磁力线62的密度相对较高，而下部线圈20在线圈外部空间产生的磁力线61的密度相对较小。磁力线62的方向和磁力线61的方向是相反的。这样在磁力线相互抵消的点连起来的轨迹是一条近似抛物线状的曲线，如图2中的50的虚线所示。这条线也就是所谓的最低耦合线。调整上部线圈10或下部线圈20的电感量以及形状，大小均可调整最低耦合线的位置。比如说，把图1所示的上部线圈10缩小，那么上部线圈10的外部空间中所分布的磁力线总量就减少，这样，最低耦合线的两头就往上部移动。反之，如果把图1所示的上部线圈10扩大，那么最低耦合线的两头就往下移动，也就是说，最低耦合线的形状将成为更陡的向下抛物线。
[0027]在实际的集成电路设计中，电感的最低耦合线可以通过利用二维或三维的电磁波仿真工具得到准确的确定。
[0028]现在假设一个集成电路的芯片上配置有两个电感，又假如这两个电感是【背景技术】说明中所提到的文献或公开专利中提案的8字形电感。那么，如果只考虑从一个电感耦合到另一个电感的强度的话，只要把另一个电感的中心线配置在前一个电感的最低耦合线上，那么这个耦合的强度无疑是最低的。但是，反过来，从另一个电感耦合到前一个电感的强度则是大大的不妙。所以，为了两个电感间的相互耦合都达到较小的强度，要求把两个电感的最低耦合线设置到同一条直线上。这就要求要把这两个电感设置在集成电路的相同的水平线上。这个配置要求无疑限制的集成电路的线图设计的自由度。可是，假如说用的是两个本实用新型的葫芦形电感，因为最低耦合线(曲线)的位置可以根据尺寸设计进行上下调整，所以，这两个电感的位置就不会被局限的某个直线上。这样，集成电路的线图设计自由度就大大地增加了。如图3所示，两个葫芦形电感可以配置在芯片的上下不同位置而拥有一条近似共同的最低耦合线。
[0029]本实施例中，下部线圈只有一圈，上部螺旋线圈有两圈，但不排除下部线圈为一圈以上的情况。当下部线圈为一圈以上时，上部线圈的最外圈端口与下部线圈的最外圈的上端口相互交叉连接在一起，下部线圈的最外圈的下端口形成电感器的输入输出端。
【主权项】
1.葫芦形平面螺旋式电感器，其特征在于:包括呈葫芦状分布的上部线圈和下部线圈，上部线圈与下部线圈均采用对称形螺旋式电感线圈构造；上部线圈的匝数比下部线圈的匝数多；上部线圈的外围面积比下部线圈的外围面积小；上部线圈的最外圈端口与下部线圈的最外圈的上端口相互交叉连接在一起；下部线圈的最外圈的下端口形成电感器的输入输出端。
2.根据权利要求1所述的葫芦形平面螺旋式电感器，其特征在于:上述上部螺旋线圈的匝数为两匝，上述下部螺旋线圈的匝数为一匝。
【专利摘要】本实用新型公开了一种葫芦形平面螺旋式电感器，其包括呈葫芦状分布的上部线圈和下部线圈，上部线圈与下部线圈均采用对称形螺旋式电感线圈构造；上部线圈的匝数比下部线圈的匝数多；上部线圈的外围面积比下部线圈的外围面积小；上部线圈的最外圈端口与下部线圈的最外圈的上端口相互交叉连接在一起；下部线圈的最外圈的下端口形成电感器的输入输出端。与现有技术相比，同样的电感量，本实用新型的平面电感器需要的面积比8字形电感更小，可节约芯片面积，减少成本；且通过调整上下部螺旋线圈的大小可以调整最低耦合线的位置，大大地提高了芯片线图的设计自由度。
【IPC分类】H01F27-28, H01F17-00
【公开号】CN204270776
【申请号】CN201420665922
【发明人】王建钦, 泽入明弘
【申请人】厦门科塔电子有限公司
【公开日】2015年4月15日
【申请日】2014年11月10日