连接接地端GND;所述二极管D1的正极连 接微控制器U1的引脚44,二极管D1的负极连接电源VDD;所述电阻R4的一端连接微控制 器U1的引脚166,所述电阻R4的另一端依次通过电容C3和电阻R5连接微控制器U1的引 脚16 ;所述电解电容E1的正极连接微控制器U1的引脚166,电解电容E1的负极连接接地 端GND;所述电解电容E2的正极连接微控制器U1的引脚10,电解电容E21的负极连接接地 端GND;所述电解电容E3的正极连接微控制器U1的引脚11，电解电容E3的负极连接接地 端GND;所述二极管D2的正极连接微控制器U1的引脚149,二极管D1的负极连接电源V孤； 所述二极管D3的正极连接微控制器U1的引脚151，二极管D1的负极连接电源V孤；所述二 极管D4的正极连接微控制器U1的引脚155,二极管D1的负极连接电源V孤；所述二极管D5 的正极连接微控制器U1的引脚157,二极管D1的负极连接电源V孤。
[0044] 如图3,所述微控制器U1为TMS320LF2812,TMS320LF2812有外部存储器接口，其 硬件特性和主要系能如下；（1)有高性能的32位CPU,时钟最高150MHz，功耗低；（2)设有片 内存储器；（3)系统时钟可由外部晶振或外部振荡器提供；(4)设有128位密钥；（5)丰富的 串口；（6)具有低功耗模式和节能模式。TMS320LF2812既有较强的数字信号处理能力，又有 强大的事件管理能力和嵌入式控制功能。在控制算法上有其独到的优势，特别适用于有大 批量数据处理的测控场合。
[0045] 所述电压采样电路包括电阻R401~R403、电流互感器T1和运算放大器U2 ;所述 电阻R401的一端连接节能配电变压器1W接入被测电压，电阻R401的另一端连接电流互 感器T1的输入引脚1 ;所述电流互感器T1的输出引脚4连接运算放大器U2的输入引脚2， 所述电流互感器T1的输出引脚4还通过电阻R402连接运算放大器U2的输出引脚1 ;所述 电流互感器T1的输出引脚3连接运算放大器U2的输入引脚3 ;所述电阻R403的一端连接 运算放大器U2的输出引脚1，另一端连接微处理器U1。
[0046] 如图4所示为电压采样电路对A相电压的采集示意图，A相电压EUa通过串联的 采样电阻R401将电压信号转换成毫安级的电流信号，再通过一个电流型仪用高精度互感 器T1 一比一的传输到另一侧从而实现高低压的隔离，T1的二次侧所得电流信号通过运放 U2再将电流信号转换成电压信号。由于TMS320LF2812为单电源供电方式，只能接受大于0 的直流信号量，所W需要在运放的正极性端叠加一个恒定的偏置电压VHH，从而将交流信号 抬高至一个按正弦波变化的直流量。所得直流量通过一个限流电阻R403将变换后的电压 MUa输出至TMS320LF2812的AD接口，实现交流电压的采样。
[0047] 所述电流采样电路包括电流互感器T2、电阻R501~R502和运算放大器U3;所述 电流互感器T2的输入端连接节能配电变压器1W接入被测电流，电阻R501的一端连接电 流互感器T2的输出端3,电阻R501的另一端连接电流互感器T2的输出端4并连接运算放 大器U3的输入端5,所述运算放大器U3的输入端6与输出端7相连接，所述电阻R502的一 端连接运算放大器U3的输出端7,所述电阻R502的另一端连接微处理器U1。
[0048] 如图5所示，变压器的电流信号电流型互感器T2引入，通过电流型互感器T2将标 准的5A的电流转换成2. 5mA的采样电流，同时实现交流信号量的隔离，取样电阻R501将 电流信号转换成电压信号，Vffil提供一个偏置电压，运放U3将得到的合成信号经限流电阻 贴02输出至TMS320LF2812的电流信号采样口。
[0049] 所述外扩FLA甜电路包括FLA甜存储器巧片U4、电阻R601、电容C60~C66;所述 电容C66的一端连接接地端GND，另一端连接FLA甜存储器巧片U4的引脚2 ;所述电阻R601 的一端连接电源VDD，另一端连接FLA甜存储器巧片U4的引脚3 ;电容C63的一端、电容C64 的一端和电容C65的一端均与所述FLA甜存储器巧片U4的引脚6相连接，电容C63的另一 端、电容C64的另一端和电容C65的另一端均连接接地端GND;
[0050] 电容C60的一端与所述化A甜存储器巧片U4的引脚11相连接，电容C60的另一端 连接接地端GND;电容C61的一端与所述FLA甜存储器巧片U4的引脚12相连接，电容C61 的另一端连接接地端GND;电容C62的一端与所述FLA甜存储器巧片U4的引脚13相连接， 电容C62的另一端连接接地端GND。
[0化^ 如图6所示，为外扩FLA甜电路的电路图。FLA甜存储器巧片U4为AT45DB161D。 AT45DB161D是一款2. 5V或2. 7V，串行接口的FLA甜存储器，是各种数字语音，图像，程序 代码和数据存储应用的理想选择。AT45DB161D支持Rapids串行接口，适用于要求高速操 作的应用。Rapids串行接口兼容SPI，最高频率可达66MHz。AT4抓B161D的存储容量为 17, 301，504位，组织形式为4, 096页，每页512或528页。除了主存储器外，AT4抓B161D还 包含2个512/528字节的SRAM缓冲区。缓冲区允许在对主存储器的页面重新编程时接收 数据，也可写入连续的数据串。简单顺序访问机制极大的减少了有效引脚的数量，有利于硬 件布局，增强了系统可靠性，将切换噪音降至最小，并缩小了封装的尺寸。
[0052] 对于许多要求高容量，低引脚数，低电压和低功耗的商业级或工业级应用来讲， AT45DB161D是最佳的选择。
[005引 R601为写保护的禁能上拉电阻，C63、C64、C65为电源退禪电容，选用不同容量的 电容主要目的是针对不同频率的谐波影响，SPICS\SCLK\SDI\SDO为标准SPI接口。通过SPI口可W实现DSP与外扩FLA甜之间的数据的快速交换。
[0054] 所述外扩RAM电路包括RAM存储巧片呪和电容C701 ;所述电容C701的一端连接 所述RAM存储巧片呪的引脚11和33并连接电源V孤，所述电容C701的另一端连接所述RAM存储巧片呪的引脚12和34并连接接地端GND。
[0化引如图7为外扩RAM电路的电路图，口01为供电电源的退禪电容，A0-A17为呪的外 扩的地址总线，D0-D16为呪的数据总线，CSRAM\RDWE为控制总线，通过总线的方式实现 DSP与外扩静态RAM之间的一些中间暂存数据的高速交换。
[0化6] 所述RAM存储巧片呪为IDT71V416。IDT71V416是一款高速静态RAM,拥有IDT最先 进的技术，结合创新的电路设计技术，提供了一种具有成本效益的解决方案的高速内存需 要，且有一个输出使能引脚，W最快的速度6ns工作，具有12ns的地址存取时间。IDT71V416 的主要特点和优势；（1)先进的高速CMOS静态RAM; (2)中屯、电源/接地引脚，可降低噪音； (3)双向数据直接输入和输出。
[0化7] 本实用新型的动态过载有载宽幅调配电变压器中，为了提高系统的可靠性和抗干 扰能力，动态调容控制器的所有零部件均采用工业级巧片，电路设计时充分考虑电磁兼容 性，保证控制装置的可靠性和安全性，从而满足不同恶劣环境下的应用需求。
[0化引控制器的输入信号来自变压器的S相电流TA和变压器的S相电压TV。为了实现 动态调容及有功、无功功率等电力参数的直接计算，需对电流TA、电压信号TV进行交流采 样。输出信号主要是实现调磁开关投切转换的出口信号，一般是微控制器通过输出锁存