专利名称：直流－直流变换器及变换装置的制作方法
技术领域：
本发明涉及DC-DC(直流-直流)变换器，用以将输入的DC(直流)电压降压变换成固定DC(直流)电压值的，具体地说，涉及一种纹波检测自振荡降压变换器，和一种具有多个连接在一起之独立变换器的变换装置。
背景技术：
当前，由于计算机等电源电路的需求，需要低压大电流的DC-DC变换器。PWM控制变换器及纹波检测类型自振荡器(下称纹波变换器)代表了所用的这类DC-DC变换器。这当中，因为对负载变化的响应非常出色，所以在以后开发的PWM控制变换器再次吸引人们的注意之前一直都使用纹波变换器。
图12示出一种纹波变换器基本电路的电路图。
如图12所示，纹波变换器包括作为开关元件的PNP晶体管Tr1及电感器L01，它们串连连接在输入端3与输出端4之间，其中，输入电压Vin输入至输入端3，并从输出端4输出电压Vout，还包括连接在地与PNP晶体管Tr1和电感器L01的连接点之间的续流二极管D01。另外，在纹波变换器中，将与输出电压Vout有关的电压输入到同相输入端，将基准电压Vo输入到反相输入端；另外，还包括比较器10，向PNP晶体管Tr1输出开关控制信号。
在这种纹波变换器中，当PNP晶体管Tr1处于截止状态并且输出电压Vout变为低于基准电压Vo时，从比较器输出“低(Low)”信号，并输入到PNP晶体管Tr1的基极，从而，PNP晶体管Tr1导通。然后，当PNP晶体管Tr1导通时，输出电压Vout增加。另一方面，当PNP晶体管Tr1处于导通状态并且输出电压Vout变为高于基准电压Vo时，从比较器输出“高(High)”信号，并输入到PNP晶体管Tr1的基极，从而，PNP晶体管Tr1截止。然后，由于PNP晶体管Tr1截止，所以输出电压Vout降低。重复这种控制，输出电压Vout在基准电压Vo附近上下波动，并得到实质上等于基准电压Vo的输出电压Vout。
图13示出相关纹波变换器的输出电压波形。
如图13所示，输出电压Vout变为具有纹波的三角形波形，其中电压(幅度)在设定电压Vset上下变动，其中设定电压Vset是在基准电压Vo基础上设定的参考值。于是，正常工作时，输出电压Vout的平均电压实质上处于波形中最大电压与最小电压间的中点。
作为纹波变换器的实际电路，专利文献1公开了一种纹波变换器。其中，P型FET的开关元件和扼流圈连接在输入端与输出端之间，并且在地电位与P型FET和扼流圈的连接点之间连接了二极管。另外，专利文献1中所述的纹波变换器包括比较器，其中，把与输出电压相关的电压输入到反相输入端，而将基准电压输入到同相输入端；还包括驱动器IC，它根据比较器的输出电压向P型FET输出开关控制信号。于是，在这种纹波变换器中，以如下方式从固定的输入电压获得想要的输出电压比较输出电压与基准电压，并在比较结果基础上对P型FET进行转换。
专利文献1日本未审专利申请公开No.9-51672。
发明内容
现在，在相关纹波变换器中，其中输出电压Vout被控制为恒定的，当连续执行开关控制时，占空因子(如FET类开关元件的导通时间与导通时间和截止时间的总和之比)取决于输入电压Vin。或者在输入电压Vin恒定而输出电压Vout根据设置条件改变的纹波变换器中，占空因子取决于输出电压Vout。
在相关纹波变换器中，存在这样的问题当占空因子改变时，输出电压改变。后文描述它的原理。
图14示出在输入电压为“高”的情况下，输出电压Vout的瞬时值、平均值Vavg、设定电压Vset(取决于基准电压Vo)，以及开关元件的导通和截止状态。另外，图15示出在输入电压为“低”的qkx，输出电压Vout的瞬时值、平均值Vavg、设定电压Vset(取决于基准电压Vo)，以及开关元件的导通和截止状态。
在上述纹波变换器中，当输出电压Vout的瞬时值超过设定电压Vset时，开关元件截止。从输出电压Vout的瞬时值超过设定电压Vset的时刻开始到开关元件截止的时刻这段时间，即从输出电压Vout的瞬时值超过设定电压Vset的时刻开始到瞬时值变为最大的时刻这段时间(图中t1)，是由纹波变换器的电路结构决定的，而与输入电压Vin无关，因此，时间基本上是相同的。
因此，如图14所示，当输入电压Vin为“高”时，因为输出电压Vout的上升坡度变陡，于是，与输入电压Vin相关，输出电压Vout的最大值变高。这当中，由于无论输入电压如何输出，电压减小的速率恒定，所以，输出电压Vo的瞬时值从最大减小成设定电压Vset的这段时间随输入电压Vin的增加而变长。
另一方面，无论输入电压Vin如何，从输出电压Vout的瞬时值低于设定电压Vset的时刻开始到瞬时值变为最小的时刻这段时间，即从输出电压Vout的瞬时值超过低于电压Vset的时刻开始到开关元件导通的时刻这段时间(图中t2)是相同的(不改变)。因此，无论输入电压Vin如何，输出电压Vout的最小值恒定。此外，在输入电压Vin增大时，由于电压改变量的增加，从输出电压Vout的瞬时值变为最小的时刻开始到瞬时值恢复到设定电压Vset的时刻这段时间变短。
相应地，相对于开关元件处于导通状态的时间与开关元件处于截止状态的时间的总和，开关元件处于导通状态的时间变短。也就是说，开关元件的占空因子变小。于是，当开关元件的占空因子变小时，虽然开关元件的截止时间(即开关元件处于截止状态的时间)变长，但无论输入电压Vin如何，截止时输出电压Vout的瞬时值低于设定电压Vset的时间是恒定的。因此，如图14所示，当输入电压Vin增大时，输出电压Vout的瞬时值高于设定电压Vset的时间变长。由于这样，所以输出电压平均值Vavg(输出电压Vout的瞬时值的时间平均)变为高于设定电压Vset。
另外，如图15所示，当输入电压Vin为“低”时，开关元件导通之后，传送到输出端的电压Vout也根据输入电压Vin减小。这里，由于无论输入电压Vin如何，输出电压Vout降低的速率恒定，所以，输出电压Vout的瞬时值从最大值减小为设定电压Vset的时间在输入电压Vin减小时减小的更多。
另一方面，无论输入电压Vin如何，从输出电压Vout的瞬时值低于设定电压Vset的时刻开始到瞬时值变为最小值的时刻这段时间，即从输出电压Vout的瞬时值超过低于电压Vset的时刻开始到开关元件导通的时刻这段时间(图中t2)还是相同的。此外，输入电压Vin减小时，由于电压改变量减小的更多，所以，从输出电压Vout的瞬时值变为最小的时刻开始到瞬时值恢复到设定电压Vset的时刻这段时间变长。
相应地，相对于开关元件处于导通状态的时间与开关元件处于截止状态的时间的总和，开关元件处于导通状态的时间变长。也就是说，开关元件的占空因子变大。这样，当开关元件的占空因子变大时，开关元件的导通时间变长。然而，在导通时，因为无论输入电压Vin如何输出电压Vout的瞬时值高于设定电压Vset的时间是恒定的，所以，有如图15所示，当输入电压Vin减小时，输出电压Vout的瞬时值低于设定电压Vset的时间变长。因此，输出电压平均值Vavg，也即输出电压Vout瞬时值关于时间的平均值，变为低于设定电压Vset。
这样，当使用相关纹波变换器时，输出电压Vout的平均值随着开关占空因子的值改变。
另外，当上述结构的纹波变换器并联工作时，并联工作的纹波变换器的输出端并联连接在一起。但有如上述，由于输入电压值以及其他因素，每个纹波变换器的输出电压并不是恒定的。因此，存在这样的可能，即具有高输出电压的纹波变换器可能会对其他变换器的工作有不好的影响。然而，因为纹波变换器不包括电流检测机制，所以在并联工作的每个纹波变换器之间难以使负载电流均衡。因此，难以实现稳定的纹波变换器并联工作。
于是，本发明的目的在于提供一种纹波变换器类型的直流-直流变换器，其中，可以不受开关占空因子的值的影响或不受输出电压设定值变化的影响，稳定地获得固定的输出电压。
本发明的另一目的在于提供一种变换装置，其中，在多个纹波变换器类型直流-直流变换器并联工作时，每个纹波变换器的工作都是稳定的。
本发明的直流-直流变换器包括N型FET，用于对输入电压进行通断控制；平滑电路，用于平滑自所述N型FET输出的电压，并输出平滑电压；以及比较电路，用于通过将所述平滑电路输出的电压与设定电压比较，输出开关控制信号，以进行所述的通断控制。在这种DC-DC变换器中，所述比较电路通过检测从所述平滑电路输出的电压的时间平均值，将测得的时间平均值与所述设定电压比较，并将在所述比较结果的基础上所得的校正设定电压与从所述平滑电路输出的电压进行比较，以输出所述开关控制信号。
在这种结构中，首先，比较电路利用与输出电压的时间平均值与自恒压源输出的设定电压(基准电压)之间的差相关的电压校正设定电压(基准电压)。与此同时，比如，在输出电压为“高”时，将设定电压校正为“低”，而在输出电压“低”时，将设定电压校正为“高”。这样，比较电路通过比较输出电压与校正后的校正设定电压，输出开关控制信号，用于对N型FET进行通断控制。
另外，按照本发明的直流-直流变换器，所述比较电路包含基准电源，它根据所述设定电压生成基准电压；分压器电路，它通过对所述基准电压分压生成比较电压；以及校正电压生成电路，它根据所述比较电压以及从所述平滑电路输出电压的时间平均值生成校正电压，并且通过将来自所述校正电压生成电路的输出通过电阻器施加于所述比较电压的生成点，生成所述校正设定电压。
按照这种结构，通过使用从一个基准电压源生成的基准电压在分压器电路中形成比较电压，并且通过比较所述比较电压与根据输出电压的电压时间平均值，形成校正电压，用以根据基准电压校正所述比较电压。这样，比较电路将由校正电压校正的比较电压的校正设定电压与根据输出电压的电压比较，并且根据比较结果输出开关控制信号。
另外，本发明的变换装置包含多个权利要求1或2所述的DC-DC变换器。在所示变换装置中，将多个DC-DC变换器的输出端并联连接在一起，并通过使用所述多个DC-DC变换器的比较电路的输出的逻辑和或者逻辑积，生成被并联连接的所有DC-DC变换器共同的开关控制信号。
在这种结构中，当使用并联连接的各变换器的比较电路的输出的逻辑和或逻辑积时，即使从各变换器的比较器输出的开关控制信号不同，开关控制信号也被统一为从这些比较电路之一输出的开关控制信号。因此，由相同的开关控制信号控制并联连接的各变换器的N型FET。
另外，在本发明的变换装置中，每个DC-DC变换器的比较电路的输出部分是开路集电极类型或开路漏极类型，并且这些输出部分彼此连接在一起。
在这种结构中，比较电路的输出是开路集电极类型或开路漏极类型，并且通过并联连接这些比较电路的输出，并联连接的DC-DC变换器的结构变得容易。
本发明以下述方式根据开关占空因子的值校正设定电压检测输出电压的时间平均，由根据输出电压的时间平均与设定电压之间的差的电压校正设定电压。这样，可以结构出不受开关占空因子的值影响的用以获得稳定输出电压的直流-直流变换器。此外，通过利用这种效果，即使输出电压的设置值改变，也可以结构用于获得稳定输出电压的DC-DC变换器。
另外，根据本发明，将从基准电源形成的基准电压分压，并将分压后的基准电压用于校正设定电压，利用校正结果来校正基准电压的分压电压，再将校正基准电压与和输出电压相关的电压比较。以此，稳定了设定电压的校正。这样，可以结构出用以获得稳定输出电压的DC-DC变换器。
另外，根据本发明，因为由相同的开关控制信号控制并联连接的所有变换器，所以各变换器的输出电流变为恒定。即可以结构出具有稳定负载电流的变换装置。
另外，根据本发明，由于每个比较电路的输出是开路集电极类型或开路漏极类型，所以，使具有公共开关控制信号的并联连接结构得以被简化。这样，具有稳定负载电流的变换装置具有简单的结构。
图1是表示第一实施例纹波变换器结构的电路图；图2是图1所示基准电压校正电路20的详细电路图；图3表示在输入电压为“高”情况下，在设定电压Vset下实行开关控制时的输出电压Vout瞬时值和平均电压的波形、校正设定电压Vsa，以及在校正设定电压Vsa下实行开关控制时的输出电压Vout瞬时值和平均电压的波形；图4表示在输入电压为“低”情况下，在校正设定电压Vsa下实行开关控制之前的输出电压Vout瞬时值和平均电压的波形、校正设定电压Vsa，以及在校正设定电压Vsa下实行开关控制时的输出电压Vout瞬时值和平均电压的波形；图5表示输入电压Vin为5.0V、基准电压Vo为0.8V、并且设定电压值改变时输出电压Vout的平均电压值和设定电压值的误差；图6是表示第二实施例变换装置结构的电路图；图7所示变换装置的电路由纹波变换器103和104组成，其中没有设置基准电压校正电路20；图8示出图7所示变换装置中所用纹波变换器103和104的输出电压波形以及FET状态变化；图9示出具有不同输出电压和工作频率的两个纹波变换器中的每一个单独工作时的开关控制信号波形、工作频率、输出电压及输出电流分担比，以及并联连接的两个纹波变换器工作时的开关控制信号波形、工作频率、输出电压及输出电流分担比；图10是表示图6所示变换装置中纹波变换器的比较器的输出部分的电路图；图11是表示图6所示变换装置中纹波变换器的比较器的输出部分的另一结构的电路图。
图12是表示纹波变换器基本电路的电路图；
图13示出了相关纹波变换器的输出电压波形；图14示出在输入电压Vin为“高”情况下输出电压Vout瞬时值及平均值Vavg的波形、设定电压Vset(基准电压Vo)，以及开关元件的通断状态；图15示出在输入电压Vin为“低”情况下输出电压Vout瞬时值及平均值Vavg的波形、设定电压Vset(基准电压Vo)，以及开关元件的通断状态。
参考标号1 H/S驱动电路2 L/S驱动电路3 输入端4 输出端5 接地端10 比较器12 反相器13 平滑电路14 比较电路20 基准电压校正电路101、102、103、104 纹波变换器具体实施方式
参考图1至5，描述本发明第一实施例纹波变换器类型直流-直流变换器。
图1示出本实施例纹波变换器结构的电路图。
另外，图2详细示出图1所示纹波变换器中的基准电压校正电路20。
如图1所示，本实施例的纹波变换器中，在输入端3和输出端4之间自输入端3一侧开始，依次连接N型FET1(下称FET1)和电感器L1。其中，FET1的漏极连接到输入端3，FET1的源极连接到电感器L1。另外，FET1的栅极连接到H/S驱动器电路1的控制信号输出端。此外，在FET1的漏极与源极之间连接了自举电路，在自举电路中，串连连接了阴极负载二极管D0和自益电容器C0。在自举电路中，阴极负载二极管D0的正极连接到FET1的漏极和输入端3，并且自益电容器C0连接到FET1的源极。
在H/S驱动器电路1中，电源输入侧接线端连接到自举电路中阴极负载二极管D0的负极与自益电容器C0之间的连接点，并且接地侧接线端连接到自益电容器C0与FET1的源极之间的连接点。采用这种方式，自举电路的自益电容器C0处的充电电压施加于H/S驱动器电路1。此外，比较器10的输出端通过反相器12连接到H/S驱动器电路1的信号输入端，并且，自比较器10输出的信号被反相，并输入到该信号输入端。
在接地端5与FET1和电感器L1的连接点之间连接N型FET2(下称FET2)。这里，在FET2中，漏极连接到FET1与电感器L1之间的连接点，并且源极连接到接地端5。另外，FET2的栅极连接到L/S驱动器电路2的信号输出端。
L/S驱动器电路2的电源输入端连接到输入端3，并且接地侧接线端连接到接地端5。此外，比较器10的输出端连接到L/S驱动器电路2的信号输入端，并且从比较器10输出的信号直接输入到该信号输入端。
在接地端与电感器L1和输出端4的连接点之间连接电容器C1，并且与电容器C1并联连接了电阻器R1和R2的串连电路。
电阻器R1和R2的连接点连接到比较器10的同相端，并且该连接点还连接到基准电压校正电路20的输入侧。
在比较器10中，同相输入端连接到电阻器R1和R2之间的连接点，并且反相输入端连接到基准电压校正电路20的输出侧。另外，比较器10的正电源端连接到输入端3，并且负电源端接地。这样，在比较器10中，将拟被输入至同相输入端的电压，也即通过将输出电压Vout除以电阻器R1和R2的电阻值所获得的电压Vor，与从基准电压校正电路20输出的校正基准电压(拟被输入到同相输入端)比较，并输出开关控制信号，这种信号是具有“高”状态或“低”状态的双态信号。
这里，由电感器L1和电容器C1组成平滑电路13，并且由比较器10、电阻器R1和R2以及基准电压校正电路20组成比较电路14。
基准电压校正电路20包括运算放大器100(其反相输入端通过电阻器R21连接到电阻器R1和R2之间的连接点)和电容器C21(连接在运算放大器100的输出端与反相输入端之间)。运算放大器100的同相输入端连接到电阻器R33与R34之间的连接点，其中电阻器R33与R34构成串连电路，电阻器R33接地，并且电阻器R34连接到输出基准电压Vo的基准电源的正电极。基准电源的负电极接地。运算放大器100的输出端通过电阻器R22连接到电阻器R23与R24之间的连接点，其中电阻器R23与R24构成串连电路，电阻器R23接地，并且电阻器R24连接到输出基准电压Vo的基准电源的正电极一侧。另外，电阻器R23与R24之间的连接点连接到比较器10的反相端。此外，这里的电阻器R23与R33具有相同的电阻值，并且电阻器R24与R34具有相同的电阻值。电阻器R23与R24的串连电路以及电阻器R33与R34的串连电路对应于本发明的分压器电路。另外，根据电阻器R33和R34的分压比以及电阻器R1和R2对想要的输出电压的分压电压，确定基准电压Vo，从而输出电压Vout可以变为所要的电压值(设定电压值)。
在构成这种电路时，运算放大器100、电容器C21以及电阻器R21形成积分电路，并且从运算放大器100的输出端输出校正电压，其中校正电压是根据电阻器R1和R2对输出电压Vout的分压电压Vor的时间平均与通过将基准电压Vo除以电阻器R33和R34的电阻值所获得的分压基准电压Vop之间的差。这样，基准电压校正电路20向比较器10的反相输入端输出校正基准电压Vref，即由校正电压校正了的电阻器R23和R24对基准电压Vo的分压电压(分压基准电压Vop)。其中，分压基准电压Vop是本发明的比较电压。
如上结构的纹波变换器按如下方式工作。
在初始状态输出电压Vout为0V，0V电压输入到比较器10的同相输入端。另一方面，与基准电压Vo相关、具有固定电压值的校正基准电压Vref输入到比较器10的反相输入端。因此，比较器10通过比较电压，输出0V的开关控制信号(“低”信号)。反相器12通过将低信号反相，向H/S驱动器电路1输出具有固定电压的“高”信号。
当输入“高”信号时，H/S驱动器电路1生成栅极导通信号(下称导通信号)，并将该导通信号输出到FET1的栅极。此时，由于输入电压Vin预先对自益电容器C0充电，于是，把被自益电容器C0提升的电压值比输入电压Vin高的导通信号输入到FET1的栅极。另一方面，“低”信号从比较器10直接输入到L/S驱动器电路2，并且L/S驱动器电路2由于低信号而生成栅极截止信号(下称截止信号)，并将该截止信号输出到FET2的栅极。
这样，由于来自H/S驱动器电路1的导通信号使FET1导通，而来自L/S驱动器电路2的截止信号使FET2截止，所以，将与输入电压Vin相关的电压通过具有电感器L1的平滑电路13提供给输出端4，并且输出电压Vout逐渐增大。
当把与输入电压Vin相关的输出电压Vout提供给输出端4时，在输出端4与接地端5之间连接的电阻器R1和R2造成的分压电压Vor(＝Vout·R2/(R1+R2))输入到比较器10的同相输入端。当分压电压Vor低于从基准电压校正电路20输入到反相输入端的校正基准电压Vref时，比较器10的输出不改变。与此同时，校正基准电压根据由后述基准电压校正电路20的工作所引起的输入电压Vout的变化而变化。
接着，当输出电压Vout在分压电压Vor大于校正基准电压Vref而从输出端4输出时，根据与输入电压Vin相应的电源电压，从比较器10输出“高”信号的开关控制信号。反相器12将输入的“高”信号反相，并且向H/S驱动器电路1输出“低”信号。
当输入“低”信号时，H/S驱动器电路1生成去往FET1的栅极的截止信号。另一方面，从比较器10向L/S驱动器电路2直接输入“高”信号，并且，当输入“高”信号时，L/S驱动器电路2生成导通信号，并且将该导通信号输出到FET2的栅极。
采用这种方式，输入的截止信号使FET1截止，而输入的导通信号使FET2导通。这样，使FET1的漏极、FET2的源极以及电感器L1的连接点在处于导通状态的FET2的漏极与源极之间与接地端5导通。这样，处于导通状态的FET2的漏极与源极之间的电压Vds(几乎为0V)施加于电感器L1，于是，输入电压Vout逐渐减小。此时，通过从输入电压Vin中减去阴极负载二极管D0的反向电压以及FET2的漏极与源极之间的电压所得的电压被施加于与H/S驱动器电路1并联连接的自益电容器C0，以便对自益电容器C0充电。
持续这种工作，直至分压电压Vor变为低于校正基准电压Vref，并且当分压电压Vor变为低于校正基准电压Vref时，如上所述，FET1导通并且FET2截止。同样地，此时，由于后述基准电压校正电路20的工作，校正基准电压Vref根据输出电压Vout的变化而变化。
这样，通过重复上述操作，从输出端4连续输出实质上与在基准电压Vo基础上设置的所需电压值(对应本发明的设定电压)一致的输出电压Vout。
接下去，描述基准电压校正电路20的具体工作过程。
把通过将基准电源中生成的基准电压Vo除以电阻器R33和R34的电阻值所得的分压基准电压Vop(Vo·R33/(R33+R34))输入到基准电压校正电路20中运算放大器100的同相输入端。
当把输出电压Vout的分压电压Vor通过电阻器R21输入到运算放大器100的反相输入端时，运算放大器100通过比较输入到反相输入端的分压电压Vor与输入到同相输入端的分压基准电压Vop，生成校正电压。例如，当输入到反相输入端的电压低于分压基准电压Vop时，校正电压是固定的正电压值，而当输入到反相输入端的电压高于分压基准电压Vop时，校正电压是固定的负电压值。
另外，以如下方式从基准电源向电阻器R23与R24之间的连接点提供与分压基准电压Vop相同电平的电压基准电压Vo除以电阻器R23与R24的电阻值。这里，从运算放大器100输出的校正电压通过电阻器R22施加于电阻器R23与R24之间的连接点，并向比较器10的输出端输出被校正电压校正了的分压基准电压Vop，作为校正基准电压Vref。
由于上述运算放大器100与电容器C21以及电阻器R21一起构成积分电路，所以，当连续输入输出电压Vout的分压电压Vor时，向反相输入端输入了分压电压Vor的平均值。也即随着时间的流逝，输入了分压电压Vor的时间平均值。因此，从运算放大器100输出与输出电压Vout相关的分压电压Vor的时间平均与分压基准电压Vop之间的差的校正电压。这样，向比较器10的反相输入端输入这样的校正基准电压Vref该电压是由电阻器R22和R23对校正电压的分压电压校正了的分压基准电压Vop。
这里，当输入电压Vin为“高”，并且输出电压Vout的平均值高于设定电压Vset(作为基准电压的电压)时，输出电压Vout的分压电压Vor也变为高于校正基准电压Vop。这是由于有如在现有技术的问题中所述那样，输出电压的瞬时值高于设定电压Vset的时间段持续了较长的时间。在这种情形下，本实施例所示的基准电压校正电路20中，由于分压电压Vor的平均值高于分压基准电压Vop，所以，从运算放大器100输出负的校正电压，并向比较器10的反相输入端输出这样的校正基准电压Vref由负的校正电压校正了的分压基准电压Vop，即校正基准电压Vref低于分压基准电压Vop。比较器10通过比较校正基准电压Vref与输出电压Vout的分压电压Vor，输出开关控制信号。H/S驱动器电路1和L/S驱动器电路2在开关控制信号的基础上分别对FET1和FET2进行通断控制。这样，以这样的方式减小了输出电压Vout瞬时值的最大值一侧以及最小值一侧的峰值电压由校正基准电压Vref对FET1和FET2进行通断控制。
参考图3具体描述这种情况下的工作情况。
图3(A)示出输入电压Vin为“高”的情况下，在设定电压Vset下实行开关控制时的设定电压Vset(取决于基准电压Vo)以及输出电压Vout瞬时值和平均电压Vavg的波形。图3(B)示出在输入电压Vin为“高”的情况下，在由校正设定电压Vsa(取决于校正基准电压Vref)实行开关控制时的校正设定电压Vsa以及输出电压Vout瞬时值和平均电压Vavg的波形。
首先，由于从输出电压Vout瞬时值变为等于或高于设定电压Vset以及校正设定电压Vsa的时刻开始到FET1截止的时刻(瞬时值变为最大电压的时刻)这段时间t1取决于转换器的控制信号传输特性以及FET1的开关特性，所以，时间t1并不取决于设定电压Vset是否被校正。因此，无论设定电压Vset是否被校正，时间t1都相同。同样，由于从输出电压Vout的瞬时值变为等于或低于设定电压Vset以及校正设定电压Vsa的时刻开始到FET1导通的时刻(瞬时值变为最小电压的时刻)这段时间t2取决于转换器的控制信号传输特性以及FET1的开关特性，所以，时间t2并不取决于设定电压Vset是否被校正。因此，无论设定电压Vset是否被校正，时间t2都相同。此外，由于无论设定电压Vset是否被校正，输入电压Vin都相同，所以，由于FET1的开关所造成的输出电压Vout随时间变化率(电压波形的斜率)也相同。
因此，有如图3所示那样，当校正设定电压Vsa低于设定电压Vset时，由于上述时间t1相同，并且随时间的变化率(增加速率)也相同，所以，输出电压Vout的最大值被降低了有如校正设定电压Vsa低于设定电压Vset那样多的量。同时，由于上述时间t2相同，并且随时间的变化率(减小速率)也相同，所以，输出电压Vout的最小值也被降低有如校正设定电压Vsa低于设定电压Vset的那样多的量。因此，输出电压Vout整体上降低，并且与此相应，平均电压Vavg降低。此时，由于基准电压校正电路20根据输出电压Vout的分压电压Vor的平均值与分压基准电压Vop之间的差输出校正电压，所以，当分压电压Vor的平均电压Vavg变为接近分压基准电压Vop时，校正电压的绝对值也降低。这样，输出电压Vout的平均电压Vavg逐渐变为接近设定电压Vset。
继而，当输入电压Vin为“低”，并且输出电压Vout的平均值低于设定电压Vset(作为基准电压的电压)时，输出电压Vout的分压电压Vor也变为低于分压基准电压Vop。这是由于有如在现有技术的问题中所述那样，输出电压Vout瞬时值低于设定电压Vset的时间段变长。在这种情况下，本实施例所示的基准电压校正电路20中，由于分压电压Vor的平均值低于分压参考基准电压Vop，所以，从运算放大器100输出正的校正电压，并向比较器10的反相输入端输出如下的校正基准电压Vref被正的校正电压校正的分压基准电压Vop，即校正基准电压高于分压基准电压Vop。比较器10通过比较校正基准电压Vref与输出电压Vout的分压电压Vor，输出开关控制信号。H/S驱动器电路1和L/S驱动器电路2在开关控制信号的基础上对FET1和FET2进行通断控制。于是，以下述方式减小了输出电压Vout瞬时值的最大值一侧以及最小值一侧的峰值由校正基准电压Vref对FET1和FET2进行通断控制。
参考图4具体描述这情况下中的工作情况。
图4(A)示出在输入电压Vin为“低”的情况下，在设定电压Vset下实行开关控制时的设定电压Vset(取决于基准电压Vo)以及输出电压Vout瞬时值和平均电压Vavg的波形。图4(B)示出在输入电压Vin为“低”的情形中，在由校正设定电压Vsa(取决于校正基准电压Vref)实行开关控制时的校正设定电压Vsa以及输出电压Vout瞬时值和平均电压Vavg的波形。
首先，与校正设定电压Vsa低于设定电压Vset的情况相同，从输出电压Vout瞬时值变为等于或高于设定电压Vset以及校正设定电压Vsa的时刻开始到FET1截止的时刻(瞬时值变为最大电压的时刻)这段时间t1、从输出电压Vout瞬时值变为等于或低于设定电压Vset以及校正设定电压Vsa的时刻开始到FET1导通的时刻(瞬时值变为最小电压的时刻)这段时间t2、以及由于FET1的开关造成的输出电压Vout随时间的变化率(电压波形的斜率)总是相同的。
因此，如图4所示，当校正设定电压Vsa高于设定电压Vset时，由于上述时间t1相同，以及随时间的变化率(增加速率)相同，所以，输出电压Vout的最大值被增加有如校正设定电压Vsa高于设定电压Vset的那样多的量。同时，由于上述时间t2相同，以及随时间的变化率(减小速率)相同，所以，输出电压Vout的最小值也被增加有如校正设定电压Vsa高于设定电压Vset的那样多的量。因此，输出电压Vout整体上增加，并且，与此相对应地，平均电压Vavg增加。此时，由于基准电压校正电路20根据输出电压Vout的分压电压Vor的平均值与分压基准电压Vop之间的差输出校正电压，所以，当分压电压Vor的平均电压Vavg变为接近分压基准电压Vop时，校正电压的绝对值也降低。这样，输出电压Vout的平均电压Vavg逐渐变为接近设定电压Vset。
在之前的描述中，虽然假设了输入电压Vin的变化，但是，即使输入电压Vin为恒定的，而输出电压的设定值变化，占空因子随此变化并且输出电压Vout偏离设定值这一事实是相同的，并且这种情形以上述相同方式运行。
图5示出输入电压Vin为5.0V、基准电压Vo为0.8V，以及设定电压值改变时输出电压Vout的平均电压值、设定电压值、以及它们的误差。该图所示的纹波变换器包括基准电压校正电路的情况，和纹波变换器不包括基准电压校正电路的情况。
图5示出基准电压Vo恒定，通过改变图1中输出端4与接地端5之间电阻器R1和R2的分压比来确定设定电压Vset，并改变输出电压设定值与输入电压Vin比值情况下的效果。
如图5所示，当不包括基准电压校正电路时，在减小设定电压Vset与输入电压Vin的比值时，由于设定电压Vset与输入电压Vin之间的差增大，所以输出电压Vout变为高于设定电压Vset，设定电压Vset变为接近输入电压Vin，而且，由于设定电压Vset与输入电压Vin之间的差，所以，输出电压变为低于设定电压Vset。
另一方面，当有如本实施例所示包括基准电压校正电路时，可以使输出电压Vout基本上与设定电压Vset一致，而不会受到设定电压Vset与输入电压Vin之间相对大小关系的影响。
当如上构成时，可以构成简单结构的纹波变换器类型的DC-DC变换器，其中，可以不受开关占空因子值的影响，而获得所要的输出电压。
接下去，参考图6描述第二实施例的变换装置。
如图6所示，在本实施例的变换装置中，纹波变换器101和102的输出端4和接地端5彼此连接在一起，输出电压则从公共线输出。该变换装置的纹波变换器101和102结构与图1所示纹波变换器相同。
另外，每个纹波变换器101和102的比较器输出是开路漏极类型或开路集电极类型，并且被电阻器R40上拉。这样，纹波变换器101和102的比较器10的输出端彼此连接在一起，从而构成布线类型OR电路。
在这种电路结构中，当纹波变换器101和102的每个比较器10的输出信号(开关控制信号)遵循OR逻辑(负逻辑)时，也即当从至少一个比较器10输出的开关控制信号为“低”信号时，根据该信号控制纹波变换器101和102。这样，并联连接的纹波变换器101和102受到同步控制，并且，纹波变换器101和102的输出电流变得基本上相同。此外，在一般工作的状态下，任何一个输出电压为“高”的纹波变换器被切换到“低”状态，同时，另一纹波变换器的比较器的输出被固定在“高”状态。另外，当输出电压彼此一致时，纹波变换器与它们之中低频率的一个同步。
另外，由于每个纹波变换器101和102中都设置了基准电压校正电路20，所以，无论输入电压的幅度如何，纹波变换器101和102的输出电压基本上与设定电压Vset一致。这样，由于每个纹波变换器101和102中设置的校正基准电压是稳定的，所以，即使变换器的特性由于外部环境等的影响而改变，校正基准电压之间的高低关系也不会改变，并能继续稳定地并联工作。
现在详细描述这点。图7是变换装置的电路图，其中使用没有设置基准电压校正电路20的纹波变换器103和104构成图6所示的布线类型OR电路。
另外，图8示出图7所示变换装置中使用的纹波变换器103和104的输出电压波形，以及FET的状态变化。图8(A)示出纹波变换器103的输出电压波形，(B)示出纹波变换器103中的FET1的状态变化，(C)示出纹波变换器104的输出电压波形，(D)示出纹波变换器104中的FET2的状态变化。
如图7所示，在采用未使用基准电压校正电路20的纹波变换器103和104的变换装置中，生成基准电压Vo的基准电源直接连接到比较器10的反相输入端，而且，该结构的其他部分与图6所示的变换装置相同。
在这种电路结构中，虽然以相同的方式设计纹波变换器103和104，但有如图8所示，当由于结构元件以及电路的特性改变，输出电压和开关延迟时间不同时，变换装置的工作变得不稳定。
如图8所示，假设纹波变换器103的基准电压实际上为Va，延迟时间为t1a，并且纹波电压的平均电压为Va。于是，考虑如下情形由于特性改变等原因，纹波变换器104的基准电压实际上为Va+α(α＞0)，延迟时间为t1b(＜t1a)，并且由于基准电压的变化与延迟时间t1b的变化之间的抵消，纹波变换器104中反馈电压的平均为Va。
这里，当纹波变换器103和104并联工作时，由于上述特性，首先，变换装置与具有低操作频率的纹波变换器103的比较器10的输出同步工作。然而，当由于外部因素等原因，纹波变换器104的延迟时间t1b增加时，在并联工作期间，纹波变换器104的输出增加，并且变换装置与纹波变换器104的比较器10的输出同步工作。也就是说，作为控制变换装置工作的主体，比较器10容易受外部因素等的影响，而在纹波变换器103和104之间切换。即变换装置的工作变得不稳定。
这里，通过使用本实施例的结构(图6所示结构)，即通过在并联工作的每个纹波变换器中提供基准电压校正电路20，例如，即使由图6所示的处于简单并联工作的纹波变换器101和102实行图8所示的工作，向比较器输入的电压(实际基准电压)稳定在从基准电压校正电路20输出的校正基准电压，并且，纹波变换器101与具有高输出电压的纹波变换器102的比较器10的输出同步。也就是说，即使延迟时间由于外部因素等影响而改变，实际的基准电压受到基准电压校正电路20校正，并稳定在校正基准电压，结果，作为主体的比较器10总是处于纹波变换器102一侧。
这时，在纹波变换器101的基准电压校正电路20中，由于分压电压Vor总是高于分压基准电压Vop，所以，基准电压校正电路20中运算放大器100的输出变为“低”状态，并且比较器10的校正基准电压Vref变为远低于分压基准电压Vop以及分压电压Vor。因此，从比较器10输出的开关控制信号处于“高”状态。这样，纹波变换器101的实际基准电压自初始值大大减小，而且，由于电压不会与三角形波形(表现为分压电压Vor)交叉，所以即使延迟时间t1a和t1b因外部因素等影响而改变，从纹波变换器101的比较器10输出的开关控制信号总处于“高”状态。这样，纹波变换器102总是充当主变换器，并且纹波变换器之间的主从关系不会改变。结果，当使用本实施例的结构时，能够更可靠地构成可稳定工作的变换装置。
接下去，示出使用具有本实施例的结构(图6所示结构)的变换装置的实验结果。
图9(A)和(B)示出在两个这种结构的纹波变换器(以获得固定输出电压)中分别使每一个单独工作时的波形、工作频率、输出电压，以及开关控制信号的输出电流分担比。另外，图9(C)和(D)示出在两个并联连接的纹波变换器工作时的波形、工作频率、输出电压，以及开关控制信号的输出电流分担比。
此外，在本实施例中，使用单独工作时工作频率为520kHz且输出电压为2.562V的纹波变换器A，以及工作频率为555kHz，且输出电压为2.504V的纹波变换器B。
如图9(A)和(B)所示，当每个纹波变换器A和B单独工作时，自然地，纹波变换器A和B分别具有与单独工作时的特性相应的特性(工作频率和输出电压)。因此，当使它们简单地并联工作时，由于工作频率之间的差，会生成拍频，纹波变换器A和纹波变换器B的分担比变成约为70％和30％，并且，由于电流分担性能变差，所以负载转变时的工作难以稳定。
另一方面，如图9(C)和(D)所示，当本发明结构的纹波变换器A和B并联工作时，两个纹波变换器A和B的驱动频率彼此一致，都是510kHz，并且输出电压也彼此一致，都是2.562V。这样，由于两个纹波变换器A和B的输出特性一致，输出电流分担比变为51％和49％，也就是基本上相同，从而稳定了负载电流，并且改进了电流分担性能。结果，可以构成稳定工作的变换装置。
此外，在上述第二实施例所示变换装置的纹波变换器中，虽然通过使比较器的输出为开路漏极类型或开路集电极类型而结构布线OR电路，但是，不使用这种比较器也可以应用上述结构。
图10是表示图6所示变换装置的纹波变换器101和102的比较器10输出部分的电路图。
如图10所示，当使用不是开路漏极类型或开路集电极类型的比较器时，比较器10的输出借助二极管D40由电阻器R40上拉，并且二极管D40与电阻器R40之间的连接点可以用于并联连接中。采用这种结构，可以与图6所示电路结构中使用开路漏极类型或开路集电极类型的比较器一样地实行相同的工作。
另外，图11是表示图6所示变换装置的纹波变换器101和102的比较器10的输出部分另一种结构的电路图。
如图11所示，当使用不是开路漏极类型或开路集电极类型的比较器时，比较器10的输出借助二极管D40由电阻器R40下拉，并且二极管D40与电阻器R40之间的连接点可以用在并联连接中。采用这种结构，与在图6所示电路结构中使用开路漏极类型或开路集电极类型的比较器不同，可以使两个纹波变换器与具有较低输出电压的纹波变换器同步工作。
另外，可按如下方式使两个纹波变换器与具有较低输出电压的纹波变换器同步工作在比较器的输出的并联连接结构中，使用每个比较器输出中的OR逻辑的提取电路。
此外，在上述实施例中，虽然示出其中两个纹波变换器并联连接的变换装置，但是上述结构也适用于其中三个或多个纹波变换器并联连接的变换装置。所有纹波变换器可以由任一纹波变换器的比较器的输出同步地控制，并且可以获得上述效果。
另外，在上述实施例的结构中，虽然示出其中使用布线OR电路连接纹波变换器的示例，但是，可以用其他结构并联连接纹波变换器，例如，除布线类型之外的其他类型的OR电路，并且输出可以由全体纹波变换器分担。
权利要求
1.一种直流-直流变换器，包括N型FET，用以对输入电压进行通断控制；平滑电路，用以平滑自所述N型FET输出的电压，并输出平滑的电压；以及比较电路，通过比较自所述平滑电路输出的电压与设定电压，输出开关控制信号，以进行所述通断控制，其中，所述比较电路通过检测自所述平滑电路输出的电压的时间平均值，比较测得的时间平均值与所述设定电压，并将在所述比较结果基础上获得的校正设定电压与从所述平滑电路输出的电压比较，输出所述开关控制信号。
2.如权利要求1所述的直流-直流变换器，其中，所述比较电路包括根据所述设定电压生成基准电压的基准电源、通过对所述基准电压分压生成比较电压的分压器电路、以及根据所述比较电压以及从所述平滑电路输出的电压的时间平均值生成校正电压的校正电压生成电路，并且通过将来自所述校正电压生成电路的输出通过电阻器加于所述比较电压的生成点，以生成所述校正设定电压。
3.一种变换装置，包括多个权利要求1或2所述的直流-直流变换器，其中，所述多个直流-直流变换器的输出端并联连接在一起，并且通过使用所述多个直流-直流变换器的比较电路的输出的逻辑和或逻辑积，生成并联连接的各直流-直流变换器共同的开关控制信号。
4.如权利要求3所述的变换装置，其中，在所述比较电路中，每个输出是开路集电极类型或开路漏极类型，并且，这些输出彼此连接在一起。
全文摘要
输入端(3)和输出端(4)之间串连连接N型FET
文档编号H02M3/155GK1820404SQ20058000018
公开日2006年8月16日 申请日期2005年4月27日 优先权日2004年7月1日
发明者野间隆嗣 申请人:株式会社村田制作所