专利名称：基于fpga的spwm控制器的制作方法
技术领域：
本实用新型属于机电变换器的控制或调节技术领域，具体涉及一种基于FPGA的SPWM控 制器，特别是为航空静变电源提供SPWM数字脉冲。
背景技术：
由于SPWM (正弦脉冲宽度调制)控制技术应用非常广泛，目前产生SPWM波形的方法很 多，可以用运算放大器组成spma莫拟电路；也可以用数字电路或者模数混合电路形成多级梯 度三角波或正弦波来生成SPWM波；甚至可以用专用集成电路来实现SP觀，如HEF4752， SEL4520， SA4828等。但采用模拟电路或数模混合电路时，用计算机或单片机实现SP丽控制， 因其受系统时钟和计算能力限制，输出波形速度有限，精度也较差；采用专用逻辑电路调试 困难，且不易改进，不易增加新功能。
中国专利文献数据库中文献公开号为CN1855692 (专利申请号CN200510049641. 7)、名称 为《高速正弦脉冲宽度调制技术》的专利申请公开了一种超高速精密电主轴驱动电源的高速 SPWM(正弦脉冲宽度调制)技术，其特征是采用电机控制专用DSP作为本驱动电源的逆变主控 芯片，利用DSP的高速运算能力及其内部用于电机控制的专用指令及算法来实现高速SPWM技 术。解决了成倍提高输出电流波形的正弦拟合度，大大降低电主轴的谐波损耗。由此，在输 出频率达到最高4000Hz时，开关频率只要24KHz，就可以使输出电流的一个周期内有12个 波头。这样就用SP画双边调制的办法使输出电压的脉冲数增加了一倍。但采用DSP产生SPWM 控制脉冲速度受其工作频率制约，在某些场合下使用速度还不够快，同时其i/o口数量较少， 功能扩展困难。 发明内容
本实用新型提供一种基于FPGA的SPWM控制器。
本实用新型的基于FPGA的SP丽控制器，其特点是FPGA的主要功能结构由数字三角波产
生单元、正弦值查找表、地址映射以及数据处理单元、双极性两相数字调制单元、单相极性
延迟单元、三相相位延迟单元、开关器件死区延迟单元组成；控制器实时通过地址映射，从
FPGA内部存储器中的正弦值查找表读出设定的正弦值，与数字三角波产生单元生成的数字三
角波在双极性两相数字调制单元进行比较，根据比较结果确定逆变器开关的时刻以获得A相
正极输出；单相极性延迟单元对比较结果作180"延迟以获得A相负极输出；三相相位延迟单
元根据上述正负极输出作120。延迟以获得B相正、负极输出，同时作240。延迟以获得C相正、 负极输出；得到的A、 B、 C三相正负极信号进入开关器件死区延迟单元处理后送到FPGA的 I/O 口输出。
所述的控制器中的双极性两相数字调制单元还可由用户输入电压幅值要求来确定脉冲序 列的宽度进行电压预置，根据电压反馈信号实时调整脉冲序列的宽度以降低系统输出电压的 纹波；控制器中还设置有时钟处理单元，时钟处理单元根据用户输入的频率要求确定脉冲序 列的频率实现频率预置，根据频率反馈信号实时调整脉冲序列的频率以降低系统输出频率的 抖动；控制器根据故障反馈信号停止SPWM输出。
本实用新型的基于FPGA的SP觀控制器采用双极性两相调制波调制方式，双极性是指调 制信号(正弦波)和载波信号(三角波)均为有正有负的双极性信号，两相调制波调制方式 是指调制波为两相互相反向的正弦波，采用双极性两相调制波调制方式比单极性单相调制方 式有更好的谐波特性，对所用器件的运算量和运算速度要求更高，但采用合适的FPGA时完全 满足要求。
本实用新型的基于FPGA的SP丽控制器的全数字逻辑控制仅在一片FPGA中实现，成本较 低，集成度较高，系统结构简单，可靠性好；时钟频率可上百兆，运算速度较快；1/0口较 多，可方便地调试、改进和增加新功能；产生的SPmi波形频率范围宽，精度较高；采用双极 性两相调制波调制方式，可有效控制谐波含量。
图1本实用新型的基于FPGA的SP謂控制器的内部主要功能结构框图 图2本实用新型的基于FPGA的SP麵控制器的原理示意图 图3本实用新型的基于FPGA的SP丽控制器输出控制脉冲时序波形图 图4本实用新型的应用系统框图具体实施方式
以下结合附图和实施例对本实用新型作进一步的详细说明。
本实用新型基于FPGA的SP丽控制器的内部主要功能结构框图如图1所示，控制器的内 部主要功能结构由数字三角波产生单元、正弦值查找表、地址映射以及数据处理单元、双极 性两相数字调制单元、单相极性延迟单元、三相相位延迟单元、开关器件死区延迟单元组成； 控制器实时通过地址映射，从FPGA内部存储器中的正弦值查找表读出设定的正弦值，与数字 三角波产生单元生成的数字三角波在双极性两相数字调制单元进行比较，根据比较结果确定
逆变器开关的时刻以获得A相正极输出；单相极性延迟单元对比较结果作180。延迟以获得A 相负极输出；三相相位延迟单元根据上述正负极输出作12(T延迟以获得B相正、负极输出， 同时作240"延迟以获得C相正、负极输出；得到的A、 B、 C三相正负极信号进入开关器件死 区延迟单元处理后送到FPGA的I/O 口输出。
FPGA采用Altera公司Cylone系列的EP1C6Q240C8,内嵌存储器，时钟管理方便且性价比高。
本实用新型解决技术问题采用的调制原理如图2所示。在SPWM电压脉冲序列中，各个脉 冲的幅度相等而脉冲宽度不等，宽度变化取决于正弦波电压和三角波电压的交点及交点间距。 因此这个脉冲序列占空比按正弦规律变化，其瞬时电压平均值也就按正弦规律变化。SPWM就 是用这样的矩形脉冲取毕竟和等效我们需要的正弦交流信号。由于本控制器采用双极性两相 调制波调制方式，当三角波电压在两相正弦波电压之间时，控制器输出高电平，否则输出低 电平。参考图2，正弦波在FPGA中是利用存储在RAM中的正弦值采用查找表的方式实现的， 在一个基波周期里，输出Pmi脉冲数为40，因此若逆变器系统输出频率为400Hz，则开关频 率为16KHz。三角波在FPGA中是由6位计数器编程实现的， 一个三角波占64个时钟周期， 因此对于逆变器系统输出频率为400Hz时，FPGA工作频率为1024K，即SP醫控制脉冲宽度可 调步进为976. 5625 ns。
本实用新型的基于FPGA的SP丽控制器输出控制脉冲时序波形如图3所示。A相正极脉 冲宽度按正弦规律周期性变化，负极经180°延迟后刚好与正极波形反相；B相，C相，相对于 A相的延迟分别为120°和240°。
本实用新型的应用系统框图如图4所示。基于FPGA的SPWM控制器根据输入的频率/电压 设置、电压反馈信号输出A、 B、 C三相控制脉冲给由光藕网络构成的隔离电路和由IPM构成 的驱动电路，然后送给三相逆变器控制其开关时间。FPGA还可根据反馈的缺相、欠压、或过 流等故障信号停止SPWM控制脉冲输出从而保护逆变器。
权利要求1. 基于FPGA的SPWM控制器，其特征是FPGA的主要功能结构由数字三角波产生单元、正弦值查找表、地址映射以及数据处理单元、双极性两相数字调制单元、单相极性延迟单元、三相相位延迟单元、开关器件死区延迟单元组成；控制器实时通过地址映射，从FPGA内部存储器中的正弦值查找表读出设定的正弦值，与数字三角波产生单元生成的数字三角波在双极性两相数字调制单元进行比较，根据比较结果确定逆变器开关的时刻以获得A相正极输出；单相极性延迟单元对比较结果作1800延迟以获得A相负极输出；三相相位延迟单元根据上述正负极输出作1200延迟以获得B相正、负极输出，同时作2400延迟以获得C相正、负极输出；得到的A、B、C三相正负极信号进入开关器件死区延迟单元处理后送到FPGA的I/O口输出。
2. 根据权利要求1所述的基于FPGA的SPWM控制器，其特征是所述的控制器中的双极性两相 数字调制单元还可由用户输入电压幅值要求来确定脉冲序列的宽度进行电压预置，根据电压 反馈信号实时调整脉冲序列的宽度以降低系统输出电压的纹波；控制器中还设置有时钟处理 单元，时钟处理单元根据用户输入的频率要求确定脉冲序列的频率实现频率预置，根据频率 反馈信号实时调整脉冲序列的频率以降低系统输出频率的抖动；控制器根据故障反馈信号停 止SP丽输出。
专利摘要本实用新型提供了一种基于FPGA的SPWM控制器，控制器实时通过地址映射，从FPGA内部存储器中的正弦值查找表读出设定的正弦值，与数字三角波产生单元生成的数字三角波在双极性两相数字调制单元进行比较，根据比较结果确定逆变器开关的时刻以获得A相正极输出；单相极性延迟单元对比较结果作180°延迟以获得A相负极输出；三相相位延迟单元根据上述正、负极输出作120°延迟以获得B相正、负极输出，同时作240°延迟以获得C相正、负极输出；得到的三相正、负极信号进入开关器件死区延迟单元处理后送到FPGA的I/O口输出。本实用新型的控制器成本较低，集成度较高，系统结构简单，可靠性好；运算速度较快；可方便地调试、改进和增加新功能。
文档编号H02M7/48GK201213243SQ20082006410
公开日2009年3月25日 申请日期2008年7月4日 优先权日2008年7月4日
发明者任青毅, 超 叶, 雷 黄 申请人:中国工程物理研究院流体物理研究所