专利名称：一种静电放电保护电路的制作方法
技术领域：
本实用新型涉及集成电路领域的一种静电放电保护电路。
背景技术：
在日常生产和生活中，静电放电(ESD， Electrostatic Discharge)是非常常见的现象。在 集成电路的制造、封装、测试和使用过程，积累的静电荷以较大的电流在短时间里释放， 会对集成电路带来破坏性的后果。静电放电是造成集成电路失效的主要原因之一。所以， 集成电路设计中静电放电保护电路的设计直接关系到芯片的性能，极为重要。以往的集成 电路静电放电保护电路几乎都是采用检测瞬间电压尖峰脉冲来使放电管导通的方法来实 现静电保护的作用，这种方法只能对极短时间的静电放电起到保护作用，而对于由种种原 因造成的静电放电时间相对较长的情况保护作用很差，这种情况下，往往会对集成电路造 成巨大伤害。
实用新型内容
本发明的目的就在于解决现有技术中存在的问题，设计一种新型的静电放电保护电路 结构，可以对瞬间电压尖峰脉冲和时间相对较长的静电放电情况都起到较好的保护作用。
本实用新型采用如下技术方案
一种静电放电保护电路，包括电阻电容电路和放电晶体管，电阻电容电路连接在集成 电路的输入或输出端与接地线之间，放电晶体管连接在集成电路的输入或输出端与接地线 之间，电阻电容电路的输出端与放电晶体管的控制输入极连接，其特征在于所述静电放电 保护电路还包括电压检测电路，电压检测电路连接在集成屯路的输入或输出端与接地线之 间，电压检测电路的输出端与放电晶体管的控制输入极连接。
优选地，所述电压检测电路包括分压电路、电流镜和第一NMOS管，分压电路的输 出端连接第一NMOS管的栅极，第一NMOS管的源极连接接地线，电流镜由第一PMOS 管和第二PMOS管组成，第一PMOS管的源极连接集成电路的输入或输出端，其漏极连 接第一 NMOS管的漏极，第二 PMOS管的源极连接集成电路的输入或输出端，其漏极连 接电阻电容电路的输出端。本实用新型的静电放电保护电路通过在传统静电放电保护电路的基础上增加电压检 测电路，除了能更好地对瞬间电压尖峰脉冲静电放电起到保护作用，对于由种种原因造成 的静电放电时间相对较长的情况也起到了很好的保护作用。本实用新型的静电放电保护电 路结构简单，改进容易，成本低廉，经济效益高。
图l是本实用新型的静电放电保护电路结构框图； 图2是本实用新型的静电放电保护电路原理图。
具体实施方式
以下结合附图对本实用新型作进一歩的描述。
按照对瞬间电压尖峰脉冲和静电放电时间相对较长的情况都起到保护作用的要求，采 用电阻电容电路检测瞬间电压尖峰脉冲和电压检测电路共同作用来控制放电管及时的把
静电荷泄放掉，避免损坏集成电路。电路结构如图1所示
静电放电保护电路包括电阻电容电路(简称RC电路)、放电晶体管和电压检测电路。
RC电路连接在集成电路的输入或输出端与接地线GND之间，放电晶体管连接在集成电 路的输入或输出端与接地线GND之间，RC电路的输出端与放电晶体管的控制输入极连 接，电压检测电路连接在集成电路的输入或输出端与接地线之间，电压检测电路的输出端 与电阻电容电路的输出端连接。
工作原理当外界静电形成的瞬间电压尖峰脉冲作用于集成电路输入或输出端口时， 一方面RC电路组成的RC时间网络检测到该电压尖峰后迅速的开启放电晶体管，另一方 面电压检测电路也可以检测电压尖峰并开启放电晶体管。而当静电放电时间较长超出RC 时间网络的作用范围，通过电压检测电路的作用也能丌启放电晶体管。电压检测电路通过 采样集成电路输入或输出端口的电压值，并判断该电压值是否大于一定的参考值来采取不 同的动作，以区分该电压是正常的工作电压信号还是静电如果该电压值小于参考值，可 判断为该电压是正常的工作电压信号，放电晶体管维持关闭状态；如果该电压值大于参考 值，可判断为该电压是静电，放电晶体管丌启。放电晶体管开启后可以及时的把静电荷泄 放掉，起到静电放电保护作用。
如图2所示是本实用新型一具体实例电路的电路原理图。
其中放电晶体管N2采用NMOS管，其栅极为控制输入极，漏极连接集成电路的输 入或输出端口 PIN，源极连接接地线GND。电阻Rl和R2串联组成分压电路，两电阻的连接端即分压电路的输出端。分压电路 的输出端连接第一 NMOS管Nl的栅极，第一 NMOS管的源极连接接地线GND。第一 PMOS管Pl和第二 PMOS管P2组成电流镜，第一 PMOS管Pl的源极连接集成电路的 输入或输出端PIN，其漏极连接第一 NMOS管Nl的漏极，第二 PMOS管P2的源极连接 集成电路的输入或输出端PIN。电容Cl和电阻R3组成的RC电路连接在集成电路的输 入或输出端PIN与接地线GND之间，电阻R3和电容Cl的连接端即RC电路的输出端， 该输出端与放电晶体管N2的栅极连接。第二 PMOS管P2的漏极连接RC电路的输出端 形成电压检测电路的输出端，电压检测电路的输出端也与放电晶体管N2的栅极连接。
当有静电电压尖峰作用于集成电路的输入或输出端PIN时，电容Cl和电阻R3组成 的时间常数可以决定放电晶体管N2开启的速度和维持开启状态的时间。当有静电电压尖 峰作用于输入或输出端PIN或静电放电时间相对较长时，电阻Rl、 R2、 R3和第一 PMOS 管Pl、第二 PMOS管P2及第一 NMOS管Nl组成的电压检测电路可以丌启放电晶体管 N2直到静电荷基本被泄放完为止。其原理为当电阻R1、 R2采样到PIN端电压大于第 一 NMOS管Nl的丌启电压后，从PIN端通过第一 PMOS管Pl 、第一 NMOS管Nl就会 有电流到地，第二PMOS管P2镜像该电流后就会在电阻R3上形成电压，当该电压大于 放电晶体管N2的开启电压后，静电就可以通过放电晶体管N2泄放。 一般放电晶体管N2 的导电能力很强可以很好的泄放静电，调节电阻R1、 R2、 R3， PMOS管Pl、 P2及NMOS 管N1就可以调节参考值，该参考值可以区分是正常的工作电压信号还是静电参考值。
本具体实施方式
仅是本实用新型的一具体实例，决不能视为对本实用新型的限制。
权利要求1.一种静电放电保护电路，包括电阻电容电路和放电晶体管，电阻电容电路连接在集成电路的输入或输出端与接地线之间，放电晶体管连接在集成电路的输入或输出端与接地线之间，电阻电容电路的输出端与放电晶体管的控制输入极连接，其特征在于所述静电放电保护电路还包括电压检测电路，电压检测电路连接在集成电路的输入或输出端与接地线之间，电压检测电路的输出端与放电晶体管的控制输入极连接。
2. 如权利要求l所述的静电放电保护电路，其特征在于所述电压检测电路包括分压电路、 电流镜和第一NMOS管，分压电路的输出端连接第一NMOS管的栅极，第一NMOS 管的源极连接接地线，电流镜由第一PMOS管和第二PMOS管组成，第一PMOS管 的源极连接集成电路的输入或输出端，其漏极连接第一NMOS管的漏极，第二PMOS 管的源极连接集成电路的输入或输出端，其漏极连接电阻电容电路的输出端。
3. 如权利要求1所述的静电放电保护电路，其特征在于所述放电晶体管为NMOS管， 放电晶体管的栅极为控制输入极，漏极连接集成电路的输入或输出端，源极连接接地 线。
4. 如权利要求2所述的静电放电保护电路，其特征在于所述分压电路由电阻串联组成。
专利摘要本实用新型公开一种静电放电保护电路，包括电阻电容电路和放电晶体管，电阻电容电路连接在集成电路的输入或输出端与接地线之间，放电晶体管连接在集成电路的输入或输出端与接地线之间，电阻电容电路的输出端与放电晶体管的控制输入极连接，其特征在于所述静电放电保护电路还包括电压检测电路，电压检测电路连接在集成电路的输入或输出端与接地线之间，电压检测电路的输出端与放电晶体管的控制输入极连接。本实用新型的静电放电保护电路结构简单，改进容易，成本低廉，经济效益高。
文档编号H02H9/04GK201369565SQ20092014515
公开日2009年12月23日 申请日期2009年3月10日 优先权日2009年3月10日
发明者杭晓伟, 石万文, 雷红军 申请人:苏州市华芯微电子有限公司