专利名称：高压静电保护器件的制作方法
技术领域：
本发明涉及半导体静电保护技术，特别涉及高压静电保护器件。
背景技术：
作为静电保护器件，硅控整流器(SCR)比金属-氧化物-半导体场效应管 (MOSFET)有着更强的静电泄放能力，一般硅控整流器的静电泄放能力是MOSFET的5 7 倍。图1所示为现有高触发电压硅控整流器的剖面结构示意图。在图1中，P+/高压N阱 /高压P阱形成的寄生PNP管的集电极同时也是N+/高压P阱/高压N阱形成的寄生NPN 管的基极；同样，N+/高压P阱/高压N阱形成的寄生NPN管的集电极也是P+/高压N阱/ 高压P阱形成的寄生PNP管的基极。图1中的寄生NPN和PNP管组成的等效电路如图2所示。从图1和图2中可以看出，由P+/高压N阱/高压P阱形成的寄生PNP管和N+/高压 P阱/高压N阱形成的寄生NPN管共同组成的硅控整流器的触发电压为高压N阱/高压P 阱的反向击穿电压。通常高压N阱/高压P阱结的反向击穿电压比较高，因此，这种结构的应用受到了很大的限制。另外，由于硅控整流器本身开启后寄生NPN和PNP相互实现电流放大的正反馈，导致其导通电阻很低，放大倍数很大，发生骤回后的维持电压就会很低，一般在2 5V之间。而高压电路的正常工作电压远远在此之上，因此使用硅控整流器做高压静电保护电路，也易引发闩锁效应，且不易恢复。
发明内容
本发明要解决的技术问题是，既能有效地调节高压静电保护器件的静电保护的触发电压，又能提高高压静电保护器件开启后的骤回维持电压。为解决上述技术问题，本发明提供了一种高压静电保护器件，包括一硅控整流器、 一第一 PNP管，所述硅控整流器、第一 PNP管形成在硅衬底的P型外延上；所述控整流器包括第一高压P阱、第二高压N阱；所述第一高压P阱、第二高压N 阱相邻接；所述第一高压P阱中形成有第一 N+扩散区和第一 P+扩散区；所述第二高压N阱中形成有第二 N+扩散区和第二 P+扩散区；所述第一 PNP管包括一 N型埋层，所述N型埋层中形成有一低压N阱，所述低压N 阱中形成有所述第一 PNP管的基极、发射极、集电极；所述第一 PNP管的基极、发射极短接；所述第一 PNP管的集电极同所述第二 N+扩散区和第二 P+扩散区短接；所述第一 N+扩散区和第一 P+扩散区短接，用作接地端。所述高压静电保护器件还可以包括第二 PNP管，所述硅控整流器、第一 PNP管、第二 PNP管形成在硅衬底的P型外延上，所述第二 PNP管与所述第一 PNP管同结构；所述第二 PNP管的基极、发射极短接；所述第二 PNP管的集电极同所述第一 PNP管的基极、发射极短接。
4
所述高压静电保护器件，还可以包括一第二 PMOS管，所述硅控整流器、第一 PNP 管、第二 PMOS管形成在硅衬底的P型外延上，所述第二 PMOS管包括一 N型埋层，所述N型埋层中形成有一低压N阱，所述低压 N阱中形成有所述第二 PMOS管的栅极、源极、漏极；所述第二 PMOS管的栅极、源极及N型埋层短接；所述第二 PMOS管的漏极同所述第一 PNP管的基极、发射极短接。所述硅控整流器、第一 PNP管之间的硅衬底的P型外延上形成有隔离高压P阱，所述隔离高压P阱将所述硅控整流器同所述第一 PNP管隔离。所述隔离高压P阱一端同所述硅控整流器的第二高压N阱相邻接，另一端同所述第一 PNP管的N型埋层相邻接，将所述硅控整流器同所述第一 PNP管隔离。为解决上述技术问题，本发明还提供了一种高压静电保护器件，包括一硅控整流器、一第一 PMOS管，所述硅控整流器、第一 PMOS管形成在硅衬底的P型外延上；所述控整流器包括第一高压P阱、第二高压N阱；所述第一高压P阱、第二高压N 阱相邻接；所述第一高压P阱中形成有第一 N+扩散区和第一 P+扩散区；所述第二高压N阱中形成有第二 N+扩散区和第二 P+扩散区；所述第一 PMOS管包括一 N型埋层，所述N型埋层中形成有一低压N讲，所述低压 N阱中形成有所述第一 PMOS管的栅极、源极、漏极；所述第一 PMOS管的栅极、源极及N型埋层短接；所述第一 PMOS管的漏极同所述第二 N+扩散区和第二 P+扩散区短接；所述第一 N+扩散区和第一 P+扩散区短接，用作接地端。所述高压静电保护器件，还可以包括第二 PNP管，所述硅控整流器、第一 PMOS管、 第二 PNP管形成在硅衬底的P型外延上；所述第二 PNP管包括一 N型埋层，所述N型埋层中形成有一低压N讲，所述低压N 阱中形成有所述第二 PNP管的基极、发射极、集电极；所述第二 PNP管的基极、发射极短接；所述第二 PNP管的集电极同所述第一 PMOS管的栅极、源极及N型埋层短接。所述高压静电保护器件，还可以包括一第二 PMOS管，所述硅控整流器、第一 PMOS 管、第二 PMOS管形成在硅衬底的P型外延上，所述第二 PMOS管与所述第一 PMOS管同结构；所述第二 PMOS管的栅极、源极及N型埋层短接；所述第二 PMOS管的漏极同所述第一 PMOS管的栅极、源极及N型埋层短接。所述硅控整流器、第一 PMOS管之间的硅衬底的P型外延上形成有隔离高压P阱， 所述隔离高压P阱将所述硅控整流器同所述第一 PMOS管隔离。所述隔离高压P阱一端同所述硅控整流器的第二高压N阱相邻接，另一端同所述第一 PMOS管的N型埋层相邻接，将所述硅控整流器同所述第一 PMOS管隔离。本发明的高压静电保护器件，静电放电(Electrostatic Discharge)电流会通过各级低压PNP管或低压PMOS管和高压硅控整流器开启泻放，本发明的高压静电保护器件开启后的结构整体的骤回维持电压由各级低压PNP管或低压PMOS管和高压硅控整流器的骤回维持电压之和决定，高压硅控整流器本身的最低骤回维持电压通常在3V左右，低压PNP管或低压PMOS管的骤回维持电压比高压硅控整流器的骤回维持电压高了许多，一般在IOV 以上，而因此包括有一级低压PNP管或低压PMOS管的本发明的高压静电保护器件整体的骤回维持电压即可在IOV以上，这样相对于单一的高压硅控整流器来说，本发明的高压静电保护器件的骤回维持电压提高了许多，从而本发明的高压静电保护器件可以有效地降低触发闩锁效应的风险。
下面结合附图及具体实施方式
对本发明作进一步详细说明。图1是现有高压的剖面结构示意图；图2是图1所示高压硅控整流器的等效电路；图3是本发明的高压静电保护器件第一实施方式剖面结构示意图；图4是本发明的高压静电保护器件第二实施方式剖面结构示意图；图5是本发明的高压静电保护器件第三实施方式剖面结构示意图；图6是本发明的高压静电保护器件第四实施方式剖面结构示意图；图7是本发明的高压静电保护器件第五实施方式剖面结构示意图；图8是本发明的高压静电保护器件第六实施方式剖面结构示意图；图9是本发明的高压静电保护器件第一实施方式的等效电路示意图；图10是本发明的高压静电保护器件第二实施方式的等效电路示意图；图11是本发明的高压静电保护器件第三实施方式的等效电路示意图；图12是本发明的高压静电保护器件第四实施方式的等效电路示意图；图13是本发明的高压静电保护器件第五实施方式的等效电路示意图；图14是本发明的高压静电保护器件第六实施方式的等效电路示意图。
具体实施例方式本发明的高压静电保护器件的第一实施方式剖面结构如图3所示，包括一硅控整流器(SCR)、一第一PNP管，所述硅控整流器、第一PNP管形成在硅衬底的P型外延上；所述硅控整流器、第一 PNP管之间的硅衬底的P型外延上形成有隔离高压P阱，所述隔离高压P阱将所述硅控整流器同所述第一 PNP管隔离；所述控整流器包括第一高压P阱、第二高压N阱；所述第一高压P阱、第二高压N 阱相邻接；所述第一高压P阱中形成有第一 N+扩散区和第一 P+扩散区；所述第二高压N阱中形成有第二 N+扩散区和第二 P+扩散区；所述第一 PNP管包括一 N型埋层，所述N型埋层中形成有一低压N讲，所述低压N 阱中形成有所述第一 PNP管的基极、发射极、集电极；所述第一 PNP管的基极、发射极短接，用作静电端；所述第一 PNP管的集电极同所述第二 N+扩散区和第二 P+扩散区短接；所述第一 N+扩散区和第一 P+扩散区短接，用作接地端；所述隔离高压P阱一端同所述硅控整流器的第二高压N阱相邻接，另一端同所述第一 PNP管的N型埋层相邻接，将所述硅控整流器同所述第一 PNP管隔离。本发明的高压静电保护器件的第二实施方式剖面结构如图4所示，其是在第一实施方式的基础上，增加一第二 PNP管，所述第二 PNP管与所述第一 PNP管同结构，所述第二 PNP管与所述硅控整流器、第一 PNP管同形成在硅衬底的P型外延上；所述第二 PNP管的基极、发射极短接，用作静电端；所述第二 PNP管的集电极同所述第一 PNP管的基极、发射极短接。本发明的高压静电保护器件的第三实施方式剖面结构如图5所示，其是在第一实施方式的基础上，增加一第二 PMOS管，所述第二 PMOS管与所述硅控整流器、第一 PNP管同形成在硅衬底的P型外延上；所述第二 PMOS管包括一 N型埋层，所述N型埋层中形成有一低压N阱，所述低压N阱中形成有所述第二 PMOS管的栅极、源极、漏极；所述第二 PMOS管的栅极、源极及N型埋层短接，用作静电端；所述第二 PMOS管的漏极同所述第一 PNP管的基极、发射极短接。本发明的高压静电保护器件的第四实施方式剖面结构如图6所示，包括一硅控整流器(SCR)、一第一PMOS管，所述硅控整流器、第一PMOS管形成在硅衬底的P型外延上；所述硅控整流器、第一 PMOS管之间的硅衬底的P型外延上形成有隔离高压P阱， 所述隔离高压P阱将所述硅控整流器同所述第一 PMOS管隔离；所述控整流器包括第一高压P阱、第二高压N阱；所述第一高压P阱、第二高压N 阱相邻接；所述第一高压P阱中形成有第一 N+扩散区和第一 P+扩散区；所述第二高压N阱中形成有第二 N+扩散区和第二 P+扩散区；所述第一 PMOS管包括一 N型埋层，所述N型埋层中形成有一低压N阱，所述低压 N阱中形成有所述第一 PMOS管的栅极、源极、漏极；所述第一 PMOS管的栅极、源极及N型埋层短接，用作静电端；所述第一 PMOS管的漏极同所述第二 N+扩散区和第二 P+扩散区短接；所述第一 N+扩散区和第一 P+扩散区短接，用作接地端；所述隔离高压P阱一端同所述硅控整流器的第二高压N阱相邻接，另一端同所述第一 PMOS管的N型埋层相邻接，将所述硅控整流器同所述第一 PMOS管隔离。本发明的高压静电保护器件的第五实施方式剖面结构如图7所示，其是在第6实施方式的基础上，增加一第二 PMOS管，所述第二 PMOS管与所述第一 PMOS管同结构，所述第二 PMOS管与所述硅控整流器、第一 PMOS管同形成在硅衬底的P型外延上；所述第二 PMOS 管的栅极、源极及N型埋层短接，用作静电端；所述第二 PMOS管的漏极同所述第一 PMOS管的栅极、源极及N型埋层短接。本发明的高压静电保护器件的第六实施方式剖面结构如图8所示，其是在第6实施方式的基础上，增加一第二 PNP管，所述第二 PNP管与所述硅控整流器、第一 PMOS管同形成在硅衬底的P型外延上；所述第二 PNP管包括一 N型埋层，所述N型埋层中形成有一低压 N讲，所述低压N阱中形成有所述第二 PNP管的基极、发射极、集电极；所述第二 PNP管的基极、发射极短接，用作静电端；所述第二 PNP管的集电极同所述第一 PMOS管的栅极、源极及 N型埋层短接。
本发明的高压静电保护器件，由低压PNP管或PMOS管和一高压硅控整流器(SCR) 组合而成，低压PNP管、PMOS管、高压硅控整流器之间由高压P阱隔离。考虑到低压PNP管或PMOS管内的低压N阱会有高压，但其与P型外延的击穿电压偏低，所以将低压PNP管或 PMOS管放置于N型埋层中，由于N型埋层与低压N阱为同型，N型埋层将低压N阱包围，应用时电位相同，但由于N型埋层浓度较淡，而且注入很深，与P型外延的击穿电压较低压N 阱深，因此N型深阱与P型外延的击穿电压高，不易击穿。本发明的高压静电保护器件，第一实施方式的等效电路如图9所示，第二实施方式的等效电路如图10所示，第三实施方式的等效电路如图11所示，第四实施方式的等效电路如图12所示，第五实施方式的等效电路如图13所示，第六实施方式的等效电路如图14 所示。上述实施方式，只是给出了两级低压PNP管或PMOS管的实施方式，根据调整高压静电保护器件的触发电压的需要，可以采用超过两级的低压PNP管或PMOS管。当有静电从低压PNP管的基、射进入，或从低压PMOS管的栅、源端进入，从高压硅控整流器的接地端流出，需要低压PNP管或者低压PMOS管的寄生PNP和高压硅控整流器均开启来泻放电流。首先需开启低压PNP管或PMOS管，低压N阱同低压PNP管集电极P+扩散区的结或者低压N阱同低压PMOS漏端P+扩散区的结将击穿，并触发低压PNP管或者低压PMOS管寄生的PNP三极管进入电流正向放大状态。对于高压硅控整流器来说，需将其第二高压N阱和第一高压P阱的结击穿，触发其寄生的由第二 P+扩散区/第二高压N阱/第一高压P阱组成的PNP三极管，以及由第二高压N阱/第一高压P阱/第一 N+扩散区组成的NPN三极管，进入正反馈的电流放大状态泻放电流。因此，本发明的高压静电保护器件整体的触发电压由各级低压PNP管或低压PMOS管和高压硅控整流器的开启电压之和决定，这样可以通过多级的开启电压灵活调整高压静电保护器件的触发电压。本发明的高压静电保护器件，静电放电(Electrostatic Discharge)电流会通过各级低压PNP管或低压PMOS管和高压硅控整流器开启泻放，本发明的高压静电保护器件开启后的结构整体的骤回维持电压由各级低压PNP管或低压PMOS管和高压硅控整流器的骤回维持电压之和决定，高压硅控整流器本身的最低骤回维持电压通常在3V左右，低压PNP 管或低压PMOS管的骤回维持电压比高压硅控整流器的骤回维持电压高了许多，一般在IOV 以上，而因此包括有一级低压PNP管或低压PMOS管的本发明的高压静电保护器件整体的骤回维持电压即可在IOV以上，这样相对于单一的高压硅控整流器来说，本发明的高压静电保护器件的骤回维持电压提高了许多，从而本发明的高压静电保护器件可以有效地降低触发闩锁效应的风险。本发明的高压静电保护器件可运用于B⑶工艺，能灵活有效地调节静电保护的触发电压，又可以提高高压保护器件开启后的骤回维持电压，有效避免瞬态闩锁效应的发生。
权利要求
1.一种高压静电保护器件，其特征在于，包括一硅控整流器、一第一 PNP管，所述硅控整流器、第一 PNP管形成在硅衬底的P型外延上；所述控整流器包括第一高压P阱、第二高压N阱；所述第一高压P阱、第二高压N阱相邻接；所述第一高压P阱中形成有第一 N+扩散区和第一 P+扩散区； 所述第二高压N阱中形成有第二 N+扩散区和第二 P+扩散区； 所述第一 PNP管包括一 N型埋层，所述N型埋层中形成有一低压N阱，所述低压N阱中形成有所述第一 PNP管的基极、发射极、集电极； 所述第一 PNP管的基极、发射极短接；所述第一 PNP管的集电极同所述第二 N+扩散区和第二 P+扩散区短接； 所述第一 N+扩散区和第一 P+扩散区短接，用作接地端。
2.根据权利要求1所述的高压静电保护器件，其特征在于，还包括第二PNP管，所述硅控整流器、第一 PNP管、第二 PNP管形成在硅衬底的P型外延上，所述第二 PNP管与所述第一 PNP管同结构；所述第二 PNP管的基极、发射极短接；所述第二 PNP管的集电极同所述第一 PNP管的基极、发射极短接。
3.根据权利要求1所述的高压静电保护器件，其特征在于，还包括一第二PMOS管，所述硅控整流器、第一 PNP管、第二 PMOS管形成在硅衬底的P型外延上，所述第二 PMOS管包括一 N型埋层，所述N型埋层中形成有一低压N阱，所述低压N阱中形成有所述第二 PMOS管的栅极、源极、漏极；所述第二 PMOS管的栅极、源极及N型埋层短接； 所述第二 PMOS管的漏极同所述第一 PNP管的基极、发射极短接。
4.根据权利要求1所述的高压静电保护器件，其特征在于，所述硅控整流器、第一PNP 管之间的硅衬底的P型外延上形成有隔离高压P阱，所述隔离高压P阱将所述硅控整流器同所述第一 PNP管隔离。
5.根据权利要求4所述的高压静电保护器件，其特征在于，所述隔离高压P阱一端同所述硅控整流器的第二高压N阱相邻接，另一端同所述第一 PNP管的N型埋层相邻接，将所述硅控整流器同所述第一 PNP管隔离。
6.一种高压静电保护器件，其特征在于，包括一硅控整流器、一第一 PMOS管，所述硅控整流器、第一 PMOS管形成在硅衬底的P型外延上；所述控整流器包括第一高压P阱、第二高压N阱；所述第一高压P阱、第二高压N阱相邻接；所述第一高压P阱中形成有第一 N+扩散区和第一 P+扩散区； 所述第二高压N阱中形成有第二 N+扩散区和第二 P+扩散区； 所述第一 PMOS管包括一 N型埋层，所述N型埋层中形成有一低压N阱，所述低压N阱中形成有所述第一 PMOS管的栅极、源极、漏极；所述第一 PMOS管的栅极、源极及N型埋层短接； 所述第一 PMOS管的漏极同所述第二 N+扩散区和第二 P+扩散区短接； 所述第一 N+扩散区和第一 P+扩散区短接，用作接地端。
7.根据权利要求6所述的高压静电保护器件，其特征在于，还包括第二PNP管，所述硅控整流器、第一 PMOS管、第二 PNP管形成在硅衬底的P型外延上；所述第二 PNP管包括一 N型埋层，所述N型埋层中形成有一低压N阱，所述低压N阱中形成有所述第二 PNP管的基极、发射极、集电极；所述第二 PNP管的基极、发射极短接；所述第二 PNP管的集电极同所述第一 PMOS管的栅极、源极及N型埋层短接。
8.根据权利要求6所述的高压静电保护器件，其特征在于，还包括一第二PMOS管，所述硅控整流器、第一 PMOS管、第二 PMOS管形成在硅衬底的P型外延上，所述第二 PMOS管与所述第一 PMOS管同结构；所述第二 PMOS管的栅极、源极及N型埋层短接；所述第二 PMOS管的漏极同所述第一 PMOS管的栅极、源极及N型埋层短接。
9.根据权利要求6所述的高压静电保护器件，其特征在于，所述硅控整流器、第一PMOS 管之间的硅衬底的P型外延上形成有隔离高压P阱，所述隔离高压P阱将所述硅控整流器同所述第一 PMOS管隔离。
10.根据权利要求9所述的高压静电保护器件，其特征在于，所述隔离高压P阱一端同所述硅控整流器的第二高压N阱相邻接，另一端同所述第一 PMOS管的N型埋层相邻接，将所述硅控整流器同所述第一 PMOS管隔离。
全文摘要
本发明公开了一种高压静电保护器件，包括一硅控整流器、一第一PNP管，硅控整流器包括第一高压P阱、第二高压N阱；第一高压P阱中形成有第一N+扩散区和第一P+扩散区；第二高压N阱中形成有第二N+扩散区和第二P+扩散区；第一PNP管包括一N型埋层，N型埋层中形成有一低压N阱，低压N阱中形成有第一PNP管的基极、发射极、集电极；第一PNP管的基极、发射极短接；第一PNP管的集电极同所述第二N+扩散区和第二P+扩散区短接；第一N+扩散区和第一P+扩散区短接，用作接地端。本发明还公开了另一种高压静电保护器件。本发明的高压静电保护器件，既能有效调节静电保护的触发电压，又能提高器件开启后的骤回维持电压。
文档编号H02H9/04GK102456685SQ20101051112
公开日2012年5月16日 申请日期2010年10月19日 优先权日2010年10月19日
发明者苏庆 申请人:上海华虹Nec电子有限公司