静电保护部件的制作方法
【技术领域】
[0001 ] 本发明涉及静电保护部件。
【背景技术】
[0002]已知具备以隔着间隙相对的方式被配置的第一和第二放电电极、以及接触于第一和第二放电电极并将第一和第二放电电极相互连接的放电诱发部的静电保护部件(例如参照日本专利特开2012-248325号公报)。
【发明内容】
[0003]本发明的目的在于提供一种能够降低放电起始电压的静电保护部件。
[0004]本发明所涉及的静电保护部件具备以隔着间隙相对的方式被配置的第一和第二放电电极、以及与第一和第二放电电极接触并将第一和第二放电电极相互连接的放电诱发部，放电诱发部具备金属颗粒、含有玻璃的陶瓷材料、具有比该陶瓷材料高的介电常数的电介质材料，以陶瓷材料和电介质材料的总计体积作为基准，电介质材料的含量百分比为7.5?40体积％。
[0005]金属颗粒可以是Pd颗粒。另外，电介质材料可以是氧化错。
[0006]本发明可通过下述详细说明以及附图得到更加清楚的说明，下述详细说明以及附图仅用于阐述，因此不能认为其限制本发明。
[0007]本发明更大范围的适用性可通过下述详细说明得到更加清楚的说明。然而，应当理解由于对于本领域技术人员来说，通过该详细说明很清楚能够在本发明的实质范围内进行各种变化和调整，因此在表明本发明的优选实施方式时下述详细说明以及具体实施例仅以阐述的方式给出。
【附图说明】
[0008]图1是表示第I实施方式所涉及的静电保护部件的立体图。
[0009]图2是表示第I实施方式所涉及的素体的结构的分解立体图。
[0010]图3是表示沿着图1所示的II1-1II线的截面结构的图。
[0011]图4是表示沿着图1所示的IV-1V线的截面结构的图。
[0012]图5是用于说明第I实施方式所涉及的静电保护部件的制造过程的流程图。
[0013]图6是表示试验I中的测定结果的图。
[0014]图7是表示试验2中的测定结果的图。
[0015]图8是表示试验3中的测定结果的图。
[0016]图9是表示试验4中的测定结果的图。
[0017]图10是表示第2和第3实施方式所涉及的静电保护部件的立体图。
[0018]图11是表示第2实施方式所涉及的素体的结构的分解立体图。
[0019]图12是表示第2实施方式所涉及的静电保护部件的包含第一 ESD抑制器和第三ESD抑制器的截面结构的图。
[0020]图13是表示第2实施方式所涉及的静电保护部件的包含第二 ESD抑制器和第四ESD抑制器的截面结构的图。
[0021]图14是表示第2实施方式所涉及的静电保护部件的包含第一 ESD抑制器和第四ESD抑制器的截面结构的图。
[0022]图15是表示第3实施方式所涉及的素体结构的分解立体图。
[0023]图16是表示第3实施方式所涉及的静电保护部件的包含第一 ESD抑制器和第二ESD抑制器的截面结构的图。
[0024]图17是表示第3实施方式所涉及的静电保护部件的包含第三ESD抑制器和第四ESD抑制器的截面结构的图。
[0025]图18是表示第3实施方式所涉及的静电保护部件的包含第一 ESD抑制器和第三ESD抑制器的截面结构的图。
【具体实施方式】
[0026]以下，参照附图对本发明的优选实施方式进行详细说明。另外，在说明中对同一要素或者具有同一功能的要素使用同一符号，并省略重复的说明。
[0027](第I实施方式)
[0028]首先，参照图1?图4来说明第I实施方式所涉及的静电保护部件EPl的结构。图1是表示本实施方式所涉及的静电保护部件的立体图。图2是表示素体结构的分解立体图。图3是用于说明沿着图1所示的II1-1II线的截面结构的图。图4是用于说明沿着图1所表示的IV-1V线的截面结构的图。
[0029]静电保护部件EPl是一种被实装于电子设备的电路基板并保护电子设备不受ESD影响的电子部件。如图1?图4所示，静电保护部件EPl具备呈现大致长方体形状的素体4、被配置于素体4外表面的外部电极7和外部电极8、被配置于素体4内部的ESD抑制器SPlo ESD抑制器SPl被电连接于外部电极7和外部电极8。ESD抑制器SPl具有ESD吸收性能。
[0030]素体4由多个绝缘体层10被层叠而构成。各绝缘体层10具有大致长方形状。各个绝缘体层10是具有电绝缘性的绝缘体，并且由绝缘体生坯薄片的烧结体所构成。在实际的素体4中，各个绝缘体层10被一体化至不能确认之间的边界的程度。素体4中，作为外表面具有互相相对的一对端面4a、4b和邻接于端面4a、4b的四个侧面。四个侧面之一的侧面4c被规定作为与未图示的其它电子设备(例如电路基板或者电子元件等)相对的面(安装面)。
[0031]外部电极7以覆盖素体4的一个端面4a的整个面并且具有位于与该端面4a相邻接的四个侧面上的部分的方式形成。即，外部电极7是被配置于素体4的一方端面4a侧。外部电极8以覆盖素体4的另一个端面4b的整个面，并且具有位于与该端面4b相邻接的四个侧面上的部分的方式形成。即，外部电极8是被配置于素体4的另一个端面4b侦U。
[0032]ESD抑制器SPl具备第一放电电极11、第二放电电极12以及放电诱发部13。第一放电电极11和第二放电电极12在同一绝缘体层10上是被互相分开而配置的。放电诱发部13连接第一放电电极11和第二放电电极12。
[0033]第一放电电极11具有引出部Ila和相对部lib。引出部Ila以从相对部Ilb露出于端面4a的方式进行延伸。引出部Ila和相对部Ilb被一体形成。相对部Ilb在绝缘体层10的长边方向(一对端面4a、4b相对的方向)上延伸。引出部Ila是从相对部Ilb的端面4a侧的端部以与相对部Ilb相同的宽度延伸至端面4a。引出部Ila的端面露出于端面4a。引出部Ila在露出于端面4a的端部被连接于外部电极7。
[0034]第二放电电极12具有引出部12a、相对部12b。引出部12a以从相对部12b露出于端面4b的方式进行延伸。引出部12a和相对部12b被一体形成。相对部12b是在绝缘体层10的长边方向上进行延伸。引出部12a从相对部12b的端面4b侧的端部以与相对部12b相同的宽度延伸到端面4b。引出部12a的端面露出于端面4b。引出部12a在露出于端面4b的端部被连接于外部电极8。
[0035]第一放电电极11和第二放电电极12中，在垂直于绝缘体层10的层叠方向的一个方向上延伸的相对部Ilb与在该一个方向上延伸的相对部12b以相对的方式被互相分开配置。即，第一放电电极11和第二放电电极12在垂直于绝缘体层10的长边方向的方向上以相邻的方式被配置。相对部Ilb和相对部12b具有厚度。因此，相对部Ilb的侧面与相对部12b的侧面相对。间隙部GPl被形成于相对部Ilb与相对部12b之间(参照图3)。如果将规定值以上的电压施加于外部电极7和外部电极8则在第一放电电极11与第二放电电极12之间的间隙部GPl产生放电。间隙部GPl的宽度以能够获得所希望的放电特性的方式被设定成规定的值。
[0036]放电诱发部13以连接第一放电电极11的相对部Ilb和第二放电电极12的相对部12b的方式被连接于第一放电电极11和第二放电电极12。即，放电诱发部13以连接第一和第二放电电极11、12上的互相相对的部分的方式形成的。放电诱发部13具有使在第一放电电极11与第二放电电极12之间的放电容易产生的功能。
[0037]素体4具有空洞部14(参照图3和图4)。划分空洞部14的面包含第一和第二放电电极11、12(相对部llb、12b)以及放电诱发部13(从相对部llb、12b露出的部分)的表面13a、与该表面13a相对的面14b。空洞部14位置从层叠方向看覆盖放电诱发部13的整体。空洞部14连接于相对部llb、12b和放电诱发部13(从相对部llb、12b露出的部分)。空洞部14具有吸收在放电时第一放电电极11、第二放电电极12、绝缘体层10和放电诱发部13的热膨胀的功能。
[0038]接下来，就各构成要素的材料进行说明。
[0039]外部电极7、8、第一放电电极11、第二放电电极12分别由含有Ag、Pd、Au、Pt、Cu、N1、Al、Mo或者W的导体材料构成。作为构成外部电极7、8的导体材料可以使用Ag-Pd合金、Ag-Cu合金、Ag-Au合金或者Ag-Pt合金等。
[0040]绝缘体层10 由 Fe2O3、Ni O、CuO、ZnO、MgO、S12、T12、Mn2O3、SrO、CaO、BaO、SnO2、K20、Al203、Zr02或者B2O3等中的单独材料构成。绝缘体层10也可以由混合了这些的两种以上的陶瓷材料构成。在绝缘体层10中也可以含有玻璃。在绝缘体层10中为了能够实施低温烧结优选含有氧化铜(CuO或者Cu2O)。
[0041]放电诱发部13具有金属颗粒、含有玻璃的陶瓷材料、具有比该陶瓷材料高的介电常数的电介质材料。电介质材料的含量百分比为，将上述陶瓷材料和电介质材料的总计体积作为基准被设定为7.5?40体积％。作为金属颗粒可以使用Pd颗粒或者Ag-Pd合金颗粒。作为含有玻璃的陶瓷材料可以使用含有S12-K2O-B2O3系玻璃作为主成分的电介质陶瓷组合物或者在日本专利特开2009-298684号公报中所记载的电介质陶瓷组合物等。作为电介质材料可以使用氧化锆(ZrO2)或者氧化钙-氧化锆(CaZrO3)等。氧化锆的相对介电常数为40左右。
[0042]含有S12-K2O-B2O3系玻璃作为主成分的电介质陶瓷组合物是例如含有S12-K2O-B2O3系玻璃、石英以及无定形二氧化硅作为主成分并含有氧化铝和K2O-MO-S12-B2O3系玻璃(MO为CaO或者SrO的至少任意一种。)作为副成分的电介质陶瓷组合物。在该电介质陶瓷组合物中，在主成分中，S12-K2O-B2O3系玻璃、石英和无定形二氧化硅的各含量百分比为，在将