专利名称：一种欠压锁存电路的制作方法
技术领域：
本实用新型涉及一种模拟集成电路中启动电路的欠压锁存技术，尤其是涉及一种 欠压锁存电路。
背景技术：
电源芯片上电启动时，电源会通过电源芯片输入端的等效电阻和电容对电源芯片 进行充电，使得电源芯片的电源电压稳定上升，直到电源电压上升到电源芯片的开启电压 时电源芯片才开始正常工作。然而当使用该电源芯片的系统的负载电流较大时，有可能会 将电源芯片的电源电压拉低到电源芯片的开启电压以下，这样将出现系统一开启就被关断 的现象。为了保证电源芯片正常进入启动状态且稳定工作，同时也为了电源芯片工作时电 源电压的波动不会对电源芯片的集成电路和应用该电源芯片的系统造成损害，一般需要使 用欠压锁存(Under Voltage LockOut,UVL0)电路对电源芯片的电源电压实时监控和锁存。图1给出了电源管理类集成电路的一种欠压锁存电路，其包括电源分压电路11、 第一比较器12、第二比较器13、用于提供带隙基准参考电压的基准电压源14和主要由一些 逻辑器件组成的逻辑电路15，电源分压电路11的输入端接电源电压，电源分压电路11分别 与第一比较器12的正向输入端和第二比较器13的反向输入端相连接，基准电压源14分别 与第一比较器12的反向输入端和第二比较器13的正向输入端相连接，第一比较器12的输 出端和第二比较器13的输出端相连接，且其公共连接端与逻辑电路15的输入端相连接，逻 辑电路15的输出端输出欠压锁存电压信号，该欠压锁存电压信号作为电源芯片的集成电 路的输入信号。这种欠压锁存电路由于主要由比较器和基准电压源组成，因此其所使用的 元器件较多、占用面积较大，且响应时间较慢。
发明内容本实用新型所要解决的技术问题是提供一种结构简单、器件少、占用面积小，且响 应时间快的欠压锁存电路。本实用新型解决上述技术问题所采用的技术方案为一种欠压锁存电路，包括施 密特触发器、用于稳定所述的施密特触发器的输入端的电压的齐纳二极管和用于维持所述 的齐纳二极管稳压时的工作电流的电流偏置，所述的电流偏置具有第一连接端和第二连接 端，所述的电流偏置的第一连接端接电源电压，所述的电流偏置的第二连接端分别与所述 的施密特触发器的输入端和所述的齐纳二级管的阴极相连接，所述的齐纳二极管的阳极接 地，所述的施密特触发器的输出端输出电压信号。所述的电流偏置主要由电阻和电容组成，所述的电阻和所述的电容并联连接，所 述的电阻的第一端与所述的电容的第一端相连接构成所述的电流偏置的第一连接端，所述 的电阻的第二端与所述的电容的第二端相连接构成所述的电流偏置的第二连接端。所述的施密特触发器主要由第一 NMOS管、第二 NMOS管、第三NMOS管、第四PMOS 管、第五PMOS管和第六PMOS管组成，所述的第四PMOS管的源极、所述的第四PMOS管的衬底、所述的第五PMOS管的衬底、所述的第六PMOS管的衬底和所述的第三NMOS管的漏极均 接电源电压，所述的第四PMOS管的漏极与所述的第五PMOS管的源极相连接，且其公共连接 端与所述的第六PMOS管的源极相连接，所述的第四PMOS管的栅极、所述的第五PMOS管的 栅极、所述的第二 NMOS管的栅极和所述的第一 NMOS管的栅极相连接作为所述的施密特触 发器的输入端，并与所述的电流偏置的第二连接端相连接，所述的第五PMOS管的漏极与所 述的第二 NMOS管的漏极相连接，所述的第二 NMOS管的源极与所述的第一 NMOS管的漏极 相连接，且其公共连接端与所述的第三NMOS管的源极相连接，所述的第二 NMOS管的衬底、 所述的第一 NMOS管的衬底、所述的第一 NMOS管的源极、所述的第三NMOS管的衬底和所述 的第六PMOS管的漏极均接地，所述的第六PMOS管的栅极与所述的第三NMOS管的栅极相 连接，所述的第五PMOS管的漏极与所述的第二 NMOS管的漏极的公共连接端与所述的第六 PMOS管的栅极与所述的第三NMOS管的栅极的公共连接端相连接作为所述的施密特触发器 的输出端。所述的施密特触发器的输出端连接有逻辑电路，所述的逻辑电路的输入端与所述 的施密特触发器的输出端相连接，所述的逻辑电路的输出端输出欠压锁存电压信号。所述的逻辑电路主要由反相器组成，所述的施密特触发器的输出端与所述的反相 器的输入端相连接，所述的反相器的输出端输出欠压锁存电压信号。与现有技术相比，本实用新型的优点在于该电路主要由施密特触发器、齐纳二极 管和电流偏置组成，利用电源电压和齐纳二极管的阴极端的稳压电压之间的相对变化，将 传统施密特触发器由输入电压信号变化引起施密特触发器翻转转换为由施密特触发器接 入的电源电压变化引起施密特触发器翻转，从而实现了欠压锁存电路对电源电压的欠压锁 存功能，由于该电路不需要额外的基准电压源和比较器，大大减小了器件，简化了电路结 构，使得欠压锁存电路的占用面积较小，同时因器件的减少使得欠压锁存电路的响应时间 有了很大的改善。
图1为传统的欠压锁存电路的基本框图；图2为本实用新型的欠压锁存电路的逻辑框图一；图3为图2相应的电路原理图；图4为本实用新型的欠压锁存电路的逻辑框图二 ；图5为图4相应的电路原理图；图6为本实用新型的欠压锁存电路的输出端输出的欠压锁存电压的波形示意图。
具体实施方式
以下结合附图实施例对本实用新型作进一步详细描述。实施例一本实用新型提出的一种欠压锁存电路主要利用施密特触发器的前沿触发电平V+ 和后沿触发电平V—，前沿触发电平V+和后沿触发电平Ψ可通过调节施密特触发器中相应器 件的参数分别设定。将前沿触发电平V+作为本实用新型的欠压锁存电路的开启电压，将后 沿触发电平V—作为本实用新型的欠压锁存电路的关闭电压；或者，将前沿触发电平V+作为本实用新型的欠压锁存电路的关闭电压，将后沿触发电平V—作为本实用新型的欠压锁存电 路的开启电压，从而实现本实用新型的欠压锁存电路的基本功能。在此，为了得到欠压锁存 电路所需要的迟滞电压，当前沿触发电平V+作为欠压锁存电路的开启电压，后沿触发电平 ▼作为欠压锁存电路的关闭电压时，需调节施密特触发器中相应器件参数，使得V+ > V—；同 理，当后沿触发电平V—作为欠压锁存电路的开启电压，前沿触发电平V+作为欠压锁存电路 的关闭电压时，只需调节施密特触发器中相应器件参数，使得V+ < T即可。本实施例只对 将前沿触发电平V+作为欠压锁存电路的关闭电压，后沿触发电平V—作为欠压锁存电路开启 电压的工作原理进行说明。本实用新型提出的一种欠压锁存电路如图2和图3所示，其包括施密特触发器2、 用于稳定施密特触发器2的输入端的电压的齐纳二极管Zl和用于维持齐纳二极管Zl稳压 时的工作电流的电流偏置1，电流偏置1具有第一连接端11和第二连接端12，电流偏置1 的第一连接端11接电源电压Vcc，电流偏置1的第二连接端12分别与施密特触发器2的输 入端和齐纳二级管Zl的阴极相连接，齐纳二极管Zl的阳极接地GND，施密特触发器2的输 出端输出电压信号。在此具体实施例中，电流偏置1主要由电阻Rl和电容Cl组成，电阻Rl和电容Cl 并联连接，电阻Rl的第一端与电容Cl的第一端相连接构成电流偏置1的第一连接端11， 接电源电压Vcc，电阻Rl的第二端与电容Cl的第二端相连接构成电流偏置1的第二连接 端12，连接到施密特触发器2的输入端。在此，齐纳二极管Zl在发生击穿和恢复时瞬间需 要一个较大的电流，为了减小欠压锁存电路的功耗，通常情况下电阻Rl的电阻值会很大， 一个很小的电流也会在电阻Rl上产生一个较大的压降，会拉低施密特触发器2的输入电压 Vz (即齐纳二极管Zl的阴极端的稳定电压Vz)，施密特触发器2容易产生误翻转，因此需要 在电阻Rl上并联一个电容来稳定齐纳二极管Zl的阴极端的稳定电压Vz，使欠压锁定电路 能安全正常工作。在此具体实施例中，施密特触发器2主要由第一 NMOS管Ml、第二 NMOS管M2、第三 匪OS管M3、第四PMOS管M4、第五PMOS管M5和第六PMOS管M6组成，第四PMOS管M4的源 极、第四PMOS管M4的衬底、第五PMOS管M5的衬底、第六PMOS管M6的衬底和第三NMOS管 M3的漏极均接电源电压Vcc，第四PMOS管M4的漏极与第五PMOS管M5的源极相连接，且其 公共连接端与第六PMOS管M6的源极相连接，第四PMOS管M4的栅极、第五PMOS管M5的栅 极、第二 NMOS管M2的栅极和第一 NMOS管Ml的栅极相连接作为施密特触发器2的输入端， 并与电流偏置1的第二连接端12相连接，第五PMOS管M5的漏极与第二 NMOS管M2的漏极 相连接，第二 NMOS管M2的源极与第一 NMOS管Ml的漏极相连接，且其公共连接端与第三 NMOS管M3的源极相连接，第二 NMOS管M2的衬底、第一 NMOS管Ml的衬底、第一 NMOS管Ml 的源极、第三NMOS管M3的衬底和第六PMOS管M6的漏极均接地GND，第六PMOS管M6的栅 极与第三NMOS管M3的栅极相连接，第五PMOS管M5的漏极与第二 NMOS管M2的漏极的公 共连接端与第六PMOS管M6的栅极与第三NMOS管M3的栅极的公共连接端相连接作为施密 特触发器2的输出端。在此，也可采用现有的其他任意成熟的施密特触发器。在此，可以通过调节第一 NMOS管Ml和第三NMOS管M3的宽长比设定施密特触发器 2发生翻转输出高电平时的电源电压Vcc，由此得到施密特触发器2的后沿触发电平V—，该 后沿触发电平V—作为欠压锁存电路的开启电压；可以通过调节第四PMOS管M4和第六PMOS管M6的宽长比设定施密特触发器2发生翻转输出低电平时的电源电压Vcc，由此得到施密 特触发器2的前沿触发电平V+，该前沿触发电平V+作为欠压锁存电路的关闭电压。本实用新型的欠压锁存电路的基本原理为利用电源电压Vcc和齐纳二极管Zl的 阴极端的稳压电压Vz之间的相对变化，将传统施密特触发器由输入电压信号变化引起施 密特触发器翻转转换为由施密特触发器接入的电源电压Vcc变化引起施密特触发器翻转， 从而实现欠压锁存电路对电源电压Vcc的欠压锁存功能。欠压锁存电路刚启动时，齐纳二 极管Zl未发生击穿，施密特触发器2的输入端的电压跟随电源电压Vcc变化。随着电源电 压Vcc逐渐上升，齐纳二极管Zl发生齐纳击穿，施密特触发器2的输入端的电压被钳位在 Vz，此时流过齐纳二极管Zl的电流Iz = (Vcc-Vz)/Rl,由于稳压电压Vz由齐纳二极管Zl 的工艺决定，流过齐纳二极管Zl的电流Iz由电阻Rl的电阻值决定，即电阻Rl起到限制流 过齐纳二极管Zl的电流Iz的作用。当电源电压Vcc上升到一定值时，齐纳二极管Zl开始 稳压工作，电流偏置1提供齐纳二极管Zl的工作电流，齐纳二极管Zl的阴极端的稳压电压 Vz作为施密特触发器2的输入端的输入信号。当电源电压Vcc继续上升时，由于齐纳二极 管Zl的阴极端的稳压电压Vz基本不变，电源电压Vcc和稳压电压Vz发生相对变化，即两 者的相对值逐渐增大，在此为了方便理解，可以看作电源电压Vcc不变，稳压电压Vz相对于 电源电压Vcc逐渐减小，由施密特触发器的基本原理可知，当电源电压Vcc与稳压电压Vz 的相对差值增大到施密特触发器的后沿触发电平V—时，施密特触发器发生翻转，输出与电 源电压Vcc基本相等的高电平；当电源电压Vcc逐渐下降时，施密特触发器的输入电压Vz 和电源电压Vcc的相对值逐渐减小，相当于电源电压Vcc不变时，施密特触发器的输入电压 Vz逐渐上升，由施密特触发器的基本原理可知，当电源电压Vcc与稳压电压Vz的相对差值 减小到施密特触发器的前沿触发电平V+时，施密特触发器发生翻转，施密特触发器输出低 电平。施密特触发器的后沿触发电平V—滞后于前沿触发电平V+ —定电压值，形成欠压锁存 电路所需要的迟滞电压，如图6所示。实施例二 如图4和图5所示，本实施例与实施例一基本相同，不同之处仅在于在施密特触发 器2的输出端连接有逻辑电路3，逻辑电路3的输入端与施密特触发器2的输出端相连接， 施密特触发器2的输出端输出的电压信号经逻辑电路3处理后，由逻辑电路3的输出端输 出后续电路需要的欠压锁存电压信号(波形)。在此具体实施例中，逻辑电路3主要由一个反相器Ul组成，施密特触发器2的输 出端与反相器Ul的输入端相连接，反相器Ul的输出端输出欠压锁存电压信号。在此，该反 相器Ul主要用来整理施密特触发器2的输出端输出的电压信号，使该电压信号的上升沿和 下降沿变的更加陡峭，以较好地满足后续电路的需要。在此具体实施例中，逻辑电路3也可以为一条导线，当逻辑电路3仅为一条导线 时，该逻辑电路3的输出端即为施密特触发器2的输出端，化简为了实施例一所述的欠压锁 存电路。图6给出了本实用新型的欠压锁存电路的输出端输出的欠压锁存电压波形的示 意图，从图6中可以看出，在电源电压Vcc上升阶段，电源电压Vcc小于欠压锁存电路的开 启电压时，欠压锁存电路的输出跟随电源电压Vcc变化，此时由欠压锁存电路所控制的系 统未开始工作，当电源电压Vcc上升到欠压锁存电路的开启电压时，施密特触发器2被触发并发生翻转，欠压锁存电路输出低电平，该低电平使欠压锁存电路所控制的系统开始工作； 在电源电压Vcc下降阶段，只要电源电压Vcc未下降到欠压锁存电路的关闭电压时，欠压锁 存电路将保持低电平输出；当电源电压Vcc下降到欠压锁存电路的关闭电压时，施密特触 发器2被触发并发生翻转，欠压锁存电路的输出跟随电源电压Vcc变化，由欠压锁存电路所 控制的系统将停止工作。开启电压和关闭电压的电压差值即为欠压锁存电路的迟滞电压。
权利要求一种欠压锁存电路，其特征在于包括施密特触发器、用于稳定所述的施密特触发器的输入端的电压的齐纳二极管和用于维持所述的齐纳二极管稳压时的工作电流的电流偏置，所述的电流偏置具有第一连接端和第二连接端，所述的电流偏置的第一连接端接电源电压，所述的电流偏置的第二连接端分别与所述的施密特触发器的输入端和所述的齐纳二级管的阴极相连接，所述的齐纳二极管的阳极接地，所述的施密特触发器的输出端输出电压信号。
2.根据权利要求1所述的一种欠压锁存电路，其特征在于所述的电流偏置主要由电阻 和电容组成，所述的电阻和所述的电容并联连接，所述的电阻的第一端与所述的电容的第 一端相连接构成所述的电流偏置的第一连接端，所述的电阻的第二端与所述的电容的第二 端相连接构成所述的电流偏置的第二连接端。
3.根据权利要求1或2所述的一种欠压锁存电路，其特征在于所述的施密特触发器主 要由第一匪OS管、第二匪OS管、第三匪OS管、第四PMOS管、第五PMOS管和第六PMOS管组 成，所述的第四PMOS管的源极、所述的第四PMOS管的衬底、所述的第五PMOS管的衬底、所 述的第六PMOS管的衬底和所述的第三NMOS管的漏极均接电源电压，所述的第四PMOS管的 漏极与所述的第五PMOS管的源极相连接，且其公共连接端与所述的第六PMOS管的源极相 连接，所述的第四PMOS管的栅极、所述的第五PMOS管的栅极、所述的第二 NMOS管的栅极和 所述的第一 NMOS管的栅极相连接作为所述的施密特触发器的输入端，并与所述的电流偏 置的第二连接端相连接，所述的第五PMOS管的漏极与所述的第二 NMOS管的漏极相连接，所 述的第二 NMOS管的源极与所述的第一 NMOS管的漏极相连接，且其公共连接端与所述的第 三NMOS管的源极相连接，所述的第二 NMOS管的衬底、所述的第一 NMOS管的衬底、所述的第 一 NMOS管的源极、所述的第三NMOS管的衬底和所述的第六PMOS管的漏极均接地，所述的 第六PMOS管的栅极与所述的第三NMOS管的栅极相连接，所述的第五PMOS管的漏极与所述 的第二 NMOS管的漏极的公共连接端与所述的第六PMOS管的栅极与所述的第三NMOS管的 栅极的公共连接端相连接作为所述的施密特触发器的输出端。
4.根据权利要求3所述的一种欠压锁存电路，其特征在于所述的施密特触发器的输出 端连接有逻辑电路，所述的逻辑电路的输入端与所述的施密特触发器的输出端相连接，所 述的逻辑电路的输出端输出欠压锁存电压信号。
5.根据权利要求4所述的一种欠压锁存电路，其特征在于所述的逻辑电路主要由反相 器组成，所述的施密特触发器的输出端与所述的反相器的输入端相连接，所述的反相器的 输出端输出欠压锁存电压信号。
专利摘要本实用新型公开了一种欠压锁存电路，该电路主要由施密特触发器、齐纳二极管和电流偏置组成，利用电源电压和齐纳二极管的阴极端的稳压电压之间的相对变化，将传统施密特触发器由输入电压信号变化引起施密特触发器翻转转换为由施密特触发器接入的电源电压变化引起施密特触发器翻转，从而实现了欠压锁存电路对电源电压的欠压锁存功能，由于该电路不需要额外的基准电压源和比较器，大大减小了器件，简化了电路结构，使得欠压锁存电路的占用面积较小，同时因器件的减少使得欠压锁存电路的响应时间有了很大的改善。
文档编号H02M1/32GK201682412SQ201020183108
公开日2010年12月22日 申请日期2010年5月6日 优先权日2010年5月6日
发明者曾强 申请人:日银Imp微电子有限公司