专利名称：一种步进电机的驱动控制装置的制作方法
技术领域：
本实用新型涉及工控领域，具体涉及一种步进电机的驱动控制装置。
背景技术：
步进电机的转速取决于脉冲频率、转子齿数和拍数。其角速度与脉冲频率成正比， 而且在时间上与脉冲同步。因而在转子齿数和运行拍数一定的情况下，只要控制脉冲频率 即可获得所需速度。由于步进电机是借助它的同步转矩而启动的，为了不发生失步，启动频 率是不高的。为了充分发挥电机的快速性能，通常使电机在低于启动频率下启动，然后逐步 增加脉冲频率直到所希望的速度，所选择的变化速率要保证电机不发生失步，并尽量缩短 启动加速时间。为了保证电机的定位精度，在停止以前必须使电机从最高速度逐步减小脉 冲率降到能够停止的速度(等于或稍大于启动速度)。因此，步进电机拖动负载高速移动 一定距离并精确定位时，一般来说都应包括“启动-加速-高速运行(勻速)-减速-停止” 五个阶段，速度特性通常为梯形，如果移动的距离很短则为三角形速度特性，如图1所示。为实现这种加减速曲线，需要有大量的运算，如果采用动态算法更需要有高性能 的运算处理芯片和高速数据接口如PCI (外设组件互连标准)接口，在这种控制场合中就对 上位机有较高要求如工控主板，会增加系统价格和系统的复杂程度。
实用新型内容本实用新型要解决的技术问题是提供一种步进电机的驱动控制装置，对上位机要 求较低，能够降低成本和实现复杂度。为了解决上述问题，本实用新型提供了一种步进电机的驱动控制装置，包括用于接收上位机发送的电机控制命令及配置数据，当所述电机控制命令指示驱动 电机时，根据所述配置数据输出步进电机脉冲信号的CPU板，与所述上位机相连；用于根据所述步进电机脉冲信号输出驱动信号给外部的步进电机驱动器的接口 板，与所述CPU板和步进电机相连。优选地，所述CPU板具体包括现场可编程门阵列FPGA ；RS232芯片，与所述上位机相连；单片机，用于通过所述RS232芯片和所述上位机进行通信、根据所述电机控制信 号控制所述FPGA ；所述FPGA用于根据所述单片机的控制输出步进电机脉冲信号。优选地，所述FPGA具体包括一个或多个寄存器组；各寄存器组包括用于保存所述配置参数的电机配置寄存器；用于指示电机的起停方式的电机控制寄存器，包括表示“脉冲方式”的值和表示“定位方式”的值；电机控制单元，与接口板相连，用于分别根据各组寄存器的值输出一路或多路步 进电机脉冲信号；IO控制单元，与接口板相连，用于接收输入的开关量。优选地，所述电机配置寄存器包括用于保存所述配置数据中的若干个频率等级各 对应的运行频率和要运行的脉冲个数的第一配置寄存器；所述电机控制单元具体包括用于保存当前频率等级的第一状态寄存器；第二状态寄存器，包括表示停止步进电机的值和表示启动步进电机的值；用于对输出的步进电机脉冲信号个数计数的第一计数器；用于当所述第一计数器的计数值等于当前频率等级对应的要运行脉冲个数时，复 位所述第一计数器，发送指示更改当前频率等级的信号的第一比较器；用于当收到所述更改当前频率等级的信号时，读取所述第二状态寄存器的值，如 果为表示启动步进电机的值，则递增所述第一状态寄存器中的当前频率等级，如果为表示 停止步进电机的值，则递减所述第一状态寄存器中的当前频率等级的读取电路；用于根据当前频率等级对应的运行频率输出步进电机脉冲信号的脉冲产生电路。优选地，所述电机配置寄存器还包括用于保存所述配置数据中的电机运行频率的 第二配置寄存器；所述电机控制单元还包括用于当所述当前运行频率等于所述第二配置寄存器保 存的电机运行频率时将所述第二状态寄存器的值置为表示停止步进电机的值的第二比较ο优选地，所述电机配置寄存器还包括用于保存最大脉冲数的第三配置寄存器；所述电机控制单元还包括用于对输出的步进电机脉冲信号计数的第二计数器；用于当该第二计数器的计数值等于所述最大脉冲数时将所述第二状态寄存器的 值置为表示停止步进电机的值，复位所述第二计数器的第三比较器。优选地，所述电机控制单元还包括用于读取所述电机控制寄存器的值，当为表示“定位方式”的值时使能所述第二比 较器，当为表示“脉冲方式”的值时使能所述第三比较器的选择器。优选地，所述电机配置寄存器还包括用于保存保护IO地址的第四配置寄存器；所述电机控制单元还包括用于判断所述IO控制单元接收的开关量中，所述保护 IO地址对应的值是否为表示“有效”的值，如果是则将所述第二状态寄存器的值置为表示停 止步进电机的值的判断器。优选地，所述电机配置寄存器还包括用于保存所述配置数据中的电机起停频率的 第五配置寄存器；所述读取电路将所述第一状态寄存器初始的当前频率等级置为对应的运行频率 等于所述电机起停频率的频率等级。优选地，所述电机控制单元还包括用于当所述第二状态寄存器的值为表示停止步进电机的值，并且所述第一状态寄存器中的当前频率等级对应的运行频率等于所述电机起停频率时，停止所述脉冲产生电 路、读取电路工作的第四比较器。本实用新型的技术方案适用于步进电机控制及IO控制系统中，利用静态步进电 机加减速曲线实现步进电机加减运动控制，能够以低成本实现对步进电机的驱动控制；其 优化方案同时可控制4路步进电机；本实用新型的另一优化方案自定义了基于RS232的通 讯协议，上位机只需要支持RS232 (如单片机)即可实现对步进电机的驱动控制。
图1为现有技术中步进电机的加减速曲线图；图2为实施例一的步进电机的驱动控制装置的示意框图；图3为实施例一中步进电机加减速曲线；图4为实施例一中CPU板的示意框图；图5为实施例一中CPU板的地址映射示意图；图6为实施例一中电机配置寄存器MotorConf示意图；图7为实施例一中的电机控制单元的逻辑示意图。
具体实施方式
下面将结合附图及实施例对本实用新型的技术方案进行更详细的说明。实施例一，一种步进电机的驱动控制装置，如图2所示，包括用于接收上位机发送的电机控制命令及配置数据，当所述电机控制命令指示驱动 电机时，根据所述配置数据输出步进电机脉冲信号的CPU板，与所述上位机相连；用于根据所述步进电机脉冲信号输出驱动信号给外部的步进电机驱动器的接口 板，与所述CPU板和步进电机驱动器相连；该接口板中搭建有针对具体应用的外围开关量、 IO通道及电机驱动电路，完成对步进电机的驱动控制。所述上位机还可以进一步用于生成IO操作命令；所述CPU板还可以进一步用于接收所述上位机生成的IO操作命令，并根据该IO 操作命令与所述接口板进行IO控制信号的交互，包括进行所述接口板中IO通道输入上传 和输出控制，以及读写配置数据等；所述IO操作命令包括10复用使能、中断使能。所述接口板还用于在所述CPU板的控制下进行开关量的控制，包括输出开关量和 输入开关量。本实施例中，所述CPU板和接口板可以但不限于通过20针板间连接器连接，实现 外围IO及电机驱动控制。本实施例中，所述CPU板可以但不限于通过RS232接口和所述上位机相连。本实施例中，所述上位机预先设定若干个(可以但不限于16个)频率等级 (0-15)，当步进电机需要启动时，使其频率按从频率等级0开始逐级上升最终到达给定的 所述电机运行频率，在该电机运行频率上运行；当步进电机需要停止时，使其频率从所述电 机运行频率逐级下降直到最终停止。这时需要指出的是所述电机运行频率必须小于或等于 最高频率等级(1 的频率(该频率为电机极限频率)，如图3所示。本实施例中，所述上位机和CPU板之间采用主/从式点对点通信协议，所述上位机为主机，所述CPU板为从机，当一方发出通信请求后，另一方应答请求。每次通信过程请求、 应答成对出现。[0061 ] 本实施例中，所述CPU板如图4所示，具体可以包括FPGA (现场可编程门阵列)；RS232芯片，与所述上位机相连；单片机，可以但不限于为8位MCU，用于通过所述RS232芯片和所述上位机进行 通信、根据所述电机控制信号对FPGA控制，按地址访问所述FPGA内部功能模块、对外扩 32K*8SRAM(Static random access memory，静态随机存储器)和 EEI3ROM(Electrically Erasable Programmable Read-Only Memory，电可擦可编程只读存储器)的读写控制。所述FPGA用于进行数据地址复用总线地址锁存、SRAM的片选信号、步进电机升降 速控制，并根据所述单片机的控制，输出步进电机脉冲信号及IO控制信号。还可以包括一电源，用于输出直流5V电压，实现5V到3. 3V、1. 5V电源为所述MCU、 FPGA、RS232 芯片、SRAM 等供电。本实施例中，所述单片机可以但不限于采用SST89E58单片机，所述FPGA可以但不 限于采用 EP1C3T144C8N。本实施例中，所述FPGA具体可以包括如下功能单元地址锁存单元，用于实现所述单片机数据地址复用总线锁存功能。片选逻辑单元，用于选择各功能单元。电机控制单元，与接口板相连，用于输出若干路所述步进电机脉冲信号，可以但不 限于4路，以进行4路步进控制及各自对应的脉冲发生器的控制。IO控制单元，与接口板相连，用于输出所述IO控制信号，接收输入的开关量，以进 行6路入16路出IO通道输入检测和输出控制。各功能单元的寄存器地址映射如图5所示。本实施例中，所述FPGA还包括一个或多个寄存器组，每组分别对应于一个步进电 机，所述FPGA中的电机控制单元分别根据各组寄存器的值输出一路或多路步进电机脉冲 信号，所述接口板分别根据各路步进电机脉冲信号输出驱动信号给不同的步进电机，从而 对不同的步进电机进行控制。本实施例中，各寄存器组可以分别包括电机配置寄存器MotorConf，用于保存所述配置参数，比如可以包括运行脉冲 数、电机运行频率、电机加速因子、最大脉冲数、定位IO地址、保护IO地址等，如图6所示。电机控制寄存器MotorCtrl，用于指示电机的起停方式，包括表示“脉冲方式”的值 和表示“定位方式”的值；采用哪种方式可以由上位机设置，或在单片机中设置。电机状态寄存器MotorStat，用于保存步进电机当前运行状态。所述单片机将所述配置参数保存在所述电机配置寄存器里，并设置电机控制寄存 器的值，从而控制所述FPGA。如图7所示，启动步进电机时，所述FPGA中的电机控制单元首先读取电机控制寄 存器的值；如果为表示“脉冲方式”的值，电机控制单元首先从电机配置寄存器中读出所述运 行脉冲数N，控制电机按升降速曲线输出N个步进电机脉冲信号后停止步进电机。但在运行 过程有保护位有效后，电机会自动停止。其中，所述保护位是MotorConf中保护10地址所指定的数字输入DI。如果为表示“定位方式”的值，则电机控制单元从电机配置寄存器中读出电机运行 频率，按升速曲线启动步进电机后一直运行，直到运行频率达到所述电机运行频率后开始 近减速曲线停止步进电机。同样在运行过程有保护位有效后，电机停机。本实施例中，所述电机配置寄存器可以包括用于保存所述配置数据中的若干个频 率等级各对应的运行频率和要运行的脉冲个数的第一配置寄存器。所述电机控制单元可以具体包括第一比较器、脉冲产生电路、第一计数器、第一、 第二状态寄存器及读取电路；所述第一状态寄存器用于保存当前频率等级；所述第二状态寄存器用于指示当前是启动或停止步进电机，包括表示停止步进电 机的值和表示启动步进电机的值；所述第一计数器对输出的步进电机脉冲信号个数计数；所述第一比较器每当所述第一计数器的计数值等于当前频率等级对应的要运行 脉冲个数时，复位所述第一计数器，发送指示更改当前频率等级的信号；所述读取电路当收到所述更改当前频率等级的信号时，读取所述第二状态寄存器 的值，如果为表示启动步进电机的值，则按照运行频率从低到高的顺序，递增所述第一状态 寄存器中的当前频率等级，如果为表示停止步进电机的值，则按照运行频率从高到低的顺 序，递减所述第一状态寄存器中的当前频率等级；用于根据当前频率等级对应的运行频率输出步进电机脉冲信号的脉冲产生电路 (即按照图3中的升降速曲线运行)。本实施例中，所述电机配置寄存器还可以包括用于保存所述配置数据中的电机运 行频率的第二配置寄存器；所述电机控制单元还可以包括第二比较器；所述第二比较器当所述当前运行频率等于所述第二配置寄存器保存的电机运行 频率时将所述第二状态寄存器的值置为表示停止步进电机的值。本实施例中，所述电机配置寄存器还可以包括用于保存最大脉冲数的第三配置寄 存器；所述电机控制单元还包括一个用于对输出的步进电机脉冲信号计数的第二计数 器和第三比较器，所述第三比较器每当该第二计数器的计数值等于所述最大脉冲数时将所 述第二状态寄存器的值置为表示停止步进电机的值，复位所述第二计数器。本实施例中，所述电机控制单元还可以包括一选择器，用于读取所述电机控制寄 存器的值，当为表示“定位方式”的值时，使能所述第二比较器；当为表示“脉冲方式”的值 时，使能所述第三比较器。本实施例中，所述电机配置寄存器还可以包括用于保存保护IO地址的第四配置 寄存器；所述电机控制单元还可以包括一判断器，用于判断所述IO控制单元接收的开关 量中，所述保护IO地址对应的值是否为表示“有效”的值，如果是则将所述第二状态寄存器 的值置为表示停止步进电机的值。本实施例中，所述电机配置寄存器还可以包括用于保存所述配置数据中的电机起停频率的第五配置寄存器；所述读取电路将所述第一状态寄存器初始的当前频率等级置为 对应的运行频率等于所述电机起停频率的频率等级；所述电机控制单元还可以包括一第四比较器，当所述第二状态寄存器的值为表示 停止步进电机的值，并且所述第一状态寄存器中的当前频率等级对应的运行频率等于所述 电机起停频率时，停止所述脉冲产生电路、读取电路工作。也就是说，当启动步进电机时，是从运行频率为所述电机起停频率的频率等级开 始输出所述步进电机脉冲信号，直到运行频率为所述电机运行频率的频率等级为止(包括 该频率等级)；当停止步进电机时，则是从运行频率为所述电机运行频率的频率等级开始 输出所述步进电机脉冲信号，直到运行频率为所述电机起停频率的频率等级为止(包括该 频率等级)。本实施例中，所述第二状态寄存器的值也可以由单片机根据所述电机控制命令来更改。每个频率等级运行的脉冲数越多，电机上升或下降越缓慢，反之则越迅速。这样上 位机就可以通过设置配置参数中的电机运行频率、要运行的脉冲数(电机加速因子)两个 参数控制步进电机升速性，而通过运行脉冲数实现步进电机运动定位，从而灵活地满足具 体应用场合。当然，本实用新型还可有其他多种实施例，在不背离本实用新型精神及其实质的 情况下，熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形，但这些 相应的改变和变形都应属于本实用新型的权利要求的保护范围。
权利要求1.一种步进电机的驱动控制装置，其特征在于，包括用于接收上位机发送的电机控制命令及配置数据，当所述电机控制命令指示驱动电机 时，根据所述配置数据输出步进电机脉冲信号的CPU板，与所述上位机相连；用于根据所述步进电机脉冲信号输出驱动信号给外部的步进电机驱动器的接口板，与 所述CPU板和步进电机相连。
2.如权利要求1所述的装置，其特征在于，所述CPU板具体包括 现场可编程门阵列FPGA ；RS232芯片，与所述上位机相连；单片机，用于通过所述RS232芯片和所述上位机进行通信、根据所述电机控制信号控 制所述FPGA ；所述FPGA用于根据所述单片机的控制输出步进电机脉冲信号。
3.如权利要求2所述的装置，其特征在于，所述FPGA具体包括 一个或多个寄存器组；各寄存器组包括用于保存所述配置参数的电机配置寄存器；用于指示电机的起停方式的电机控制寄存器，包括表示“脉冲方式”的值和表示“定位 方式”的值；电机控制单元，与接口板相连，用于分别根据各组寄存器的值输出一路或多路步进电 机脉冲信号；IO控制单元，与接口板相连，用于接收输入的开关量。
4.如权利要求3所述的装置，其特征在于所述电机配置寄存器包括用于保存所述配置数据中的若干个频率等级各对应的运行 频率和要运行的脉冲个数的第一配置寄存器； 所述电机控制单元具体包括 用于保存当前频率等级的第一状态寄存器；第二状态寄存器，包括表示停止步进电机的值和表示启动步进电机的值； 用于对输出的步进电机脉冲信号个数计数的第一计数器；用于当所述第一计数器的计数值等于当前频率等级对应的要运行脉冲个数时，复位所 述第一计数器，发送指示更改当前频率等级的信号的第一比较器；用于当收到所述更改当前频率等级的信号时，读取所述第二状态寄存器的值，如果为 表示启动步进电机的值，则递增所述第一状态寄存器中的当前频率等级，如果为表示停止 步进电机的值，则递减所述第一状态寄存器中的当前频率等级的读取电路；用于根据当前频率等级对应的运行频率输出步进电机脉冲信号的脉冲产生电路。
5.如权利要求4所述的装置，其特征在于所述电机配置寄存器还包括用于保存所述配置数据中的电机运行频率的第二配置寄 存器；所述电机控制单元还包括用于当所述当前运行频率等于所述第二配置寄存器保存的 电机运行频率时将所述第二状态寄存器的值置为表示停止步进电机的值的第二比较器。
6.如权利要求5所述的装置，其特征在于所述电机配置寄存器还包括用于保存最大脉冲数的第三配置寄存器；所述电机控制单元还包括用于对输出的步进电机脉冲信号计数的第二计数器；用于当该第二计数器的计数值等于所述最大脉冲数时将所述第二状态寄存器的值置 为表示停止步进电机的值，复位所述第二计数器的第三比较器。
7.如权利要求6所述的装置，其特征在于，所述电机控制单元还包括用于读取所述电机控制寄存器的值，当为表示“定位方式”的值时使能所述第二比较 器，当为表示“脉冲方式”的值时使能所述第三比较器的选择器。
8.如权利要求7所述的装置，其特征在于所述电机配置寄存器还包括用于保存保护IO地址的第四配置寄存器；所述电机控制单元还包括用于判断所述IO控制单元接收的开关量中，所述保护IO地 址对应的值是否为表示“有效”的值，如果是则将所述第二状态寄存器的值置为表示停止步 进电机的值的判断器。
9.如权利要求4到8中任一项所述的装置，其特征在于所述电机配置寄存器还包括用于保存所述配置数据中的电机起停频率的第五配置寄 存器；所述读取电路将所述第一状态寄存器初始的当前频率等级置为对应的运行频率等于 所述电机起停频率的频率等级。
10.如权利要求9所述的装置，其特征在于，所述电机控制单元还包括用于当所述第二状态寄存器的值为表示停止步进电机的值，并且所述第一状态寄存器 中的当前频率等级对应的运行频率等于所述电机起停频率时，停止所述脉冲产生电路、读 取电路工作的第四比较器。
专利摘要本实用新型公开了一种步进电机的驱动控制装置，包括用于接收上位机发送的电机控制命令及配置数据，当所述电机控制命令指示驱动电机时，根据所述配置数据输出步进电机脉冲信号的CPU板，与所述上位机相连；用于根据所述步进电机脉冲信号输出驱动信号给外部的步进电机驱动器的接口板，与所述CPU板和步进电机相连。本实用新型对上位机要求较低，能够降低成本和实现复杂度。
文档编号H02P8/40GK201830194SQ20102058651
公开日2011年5月11日 申请日期2010年10月27日 优先权日2010年10月27日
发明者刘旭青, 钟莲, 隋娜, 黄兵 申请人:北京和利康源医疗科技有限公司