专利名称：数字化 llc同步整流谐振变换器控制装置和方法
技术领域：
本发明属于通信电源及LED照明领域，特别涉及一种数字化LLC同步整流谐振变换器控制装置和方法。
背景技术：
与传统D⑶C拓扑相比，LLC谐振变换器原边MOS管能够在较宽的频率范围内实现零电压开通，并能跟随原边输入电压的升高而提升自身的效率，更适合工作于功率因数校正电路的后端。故LLC谐振变换器逐步代替传统DCDC拓扑应用于大功率场合中。传统的LLC同步整流谐振变换器通过谐振电感、谐振电容和变压器产生谐振以实现软开关。LLC同步整流谐振变换器工作状态可分为两个区域当电路工作在轻载或者空载时，谐振变换器运行在工作区域一；当电路工作于额定负载或重载时，谐振变换器运行于工作区域二。当时电路运行于重载负载时，副边快恢复二极管零电流开通，进一步提升LLC变换器的效率。若副边输出电流过大，由快恢复二极管引起的导通损耗将降低电路的效率，通常使用同步整流管代替快恢复二极管。现有的控制方法有
1.检测副边同步整流管源漏极的电压，当该电压下降至一定数值时，开通同步整流管，使电流由同步整流管的寄生体二极管转由同步整流管流过。由于MOS管源漏极电压信号与电流信号不同步，当MOS管导通时，电流已过零一段时间，副边MOS管将不能零电流开通，同时检测电路也增加了成本和体积。2.使用电流互感器检测流经副边同步整流管寄生体二极管的电流，当检测到有电流通过时开通同步整流管。但电流互感器具有寄生电感，易将电流信号延迟，易使开通信号延迟，同时电流互感器增加了成本和体积，容易受干扰，故较少采用。当LLC同步整流谐振变换器工作在轻载状态时，流经副边同步整流管的电流比对应的原边驱动高电平信号提早了若干时间，采用传统的控制方法，不易提前副边同步整流管开通时间，从而导致了开通损耗。
发明内容
本发明的目的在于针对现有技术存在的缺陷，提供的一种数字化LLC同步整流谐振变换器控制装置和方法，提前LLC同步整流谐振变换器副边同步整流管的开通时间，以减少副边同步整流管开通时电流不为零所带来的损耗。启动及空载轻载时使用定频控制， 并设计过流保护装置，防止因工作区域跳变而导致的输出过流。为达到上述目的，本发明采用下述措施和技术方案一种数字化LLC同步整流谐振变换器控制装置包括一个数字信号处理器，包括一个原边高频驱动电路、一个电流采样检测电路、一个电压采样检测电路和一个副边高频驱动电路，其特征在于所述数字信号处理器连接所述原边高频驱动电路、电流采样检测电路、电压采样检测电路和副边高频驱动电路时，所述原边高频驱动电路、电流采样检测电路、电压采样检测电路和副边高频驱动电路连接受控的主电路；
所述的数字信号处理器根据经电压采样检测电路反馈的输出电压判断电路运行区域， 经三极点两零点补偿后分别改变片内周期寄存器值以生成高频驱动信号，并由数字信号处理器输出到所述的原边高频驱动电路与副边高频驱动电路中，所述两个高频驱动电路将其隔离和功率放大后分别驱动原边和副边MOS管。所述的电流采样检测电路检测副边输出电流，并输出到数字信号处理器，数字信号处理器根据该电流大小判断是否重载或区域切换时的过流，以及时切断原边高频驱动电路与副边高频驱动电路。所述的数字信号处理器两个PWM管脚一路连接副边高频驱动电路后控制副边同步整流管开通关断；另一路连接原边高频驱动电路控制原边MOS管开通与关断。所述的数字信号处理器电流检测电路与电压检测电路使用比例运放电路对电路进行信号采样。所述的数字化LLC同步整流谐振变换器的控制装置，其特征在于所述的数字信号处理器使用的片内资源为两路AD转换和一个片内定时器寄存器，输出为一路PWM，通过硬件分别控制原边与副边驱动信号。所述的数字化LLC同步整流谐振变换器控制装置的原边高频驱动电路的结构 数字信号处理器(101)输出两路PWM信号，该信号通过门电路(408)、自举芯
片IR2110 (400)将信号放大驱动LLC谐振变换器的上下半桥MOS管；门电路(408) 的输出与自举芯片IR2110 (400)输入相连。驱动芯片IR2110通过钳位二极管 Λ、自举电容C1、自举电容C2与供电电压Vcc相连，储能电容Cn、Csi通过电阻A、Pa充放电，从而拉高或降低LLC谐振变换器上下桥臂的驱动电平。假设原边上桥臂MOS管Λ关断期间，Ci已充到足够的电压Ffce。当芯片IR2110输入端H1为高电平时，片内三极管If1 开通，则Ci的能量通过M1, A , Ca放电，储能电容Ck被充电。当Zf1为低电平时，Mi开通，Jf1断开，Ca能量经过Λ, 1Λ迅速释放，上桥臂Λ关断。同理，经过死区时间之后，Hi 为高电平,下桥臂S2开通，Vcc经过Ek、下桥臂沿将Q充电至Γ 。选择合适的门电路，保证逻辑门的延时略大于副边光耦及555定时器延时和，便于系统原副边驱动的开通控制。所述的数字化LLC同步整流谐振变换器控制装置的副边高频驱动电路结构数字
信号处理(IOl)PWM管脚与召口输出经过光耦(501)驱动555组合电路(500)。其中PWM信号经过充电电阻禺(508)连接储能电容C1 (507)与钳位二极管钱(504)，同时经过另一路的钳位二极管马(509)连接对称电路的555控制芯片(511)管脚2;钳位二极管A (517)、 钳位二极管A (504)与放电电阻怂(505)连接本电路的555控制芯片(521)管脚2 ；VCC通过^ (503)与C2 (506)连接本电路的555控制芯片(521)管脚6与管脚7 ；555控制芯片(521)管脚1接地，管脚5连接于接地电吝 (522)，管脚3连接于栅极电阻乓(524)输出驱动副边同步整流管，管脚8连接供电电压VCC。1)当数字信号处理器PWM输出口 Sf1输出高电平，且PWM输出口 S2输出低电平时，经过光耦功率放大的高电平通过爲向C1充电，直至C1电压等于光耦输出的高电平。 同理可得PWM输出口 i输出低电平，且PWM输出口冬输出高电平时的电路运行情况。2)当数字信号处理器PWM输出口劣输出低电平，且PWM输出口冬输出低电平时， 此时C4能量通过回路f -D1 -氏以及回路冯-冬放电，同时C1能量通过爲-马-疼以及D2 -代放电。当555定时器2脚输出电压低于触发值，555定时器3脚输出电压由低变成高电平。通过合理的為、尽以及Q、Q参数设计，便于协助电路于适当时候关断。3)通过数字信号处理器软件中断时对巧口输出控制，根据电路运行区域适时关断与开启召口。石口通过电阻与定时器芯片555的4脚相连，从而完成对555定时器的输出开通和关断的控制。数字信号处理器可以通过软件中断法实现周期中断中嵌套比较中断，故采用一个片内定时器即可控制LLC同步整流谐振变换电路。通过软件比较中断，关断IO 口从而关断副边驱动信号，确保电路的稳定运行。一种数字化LLC谐振变换器控制方法，采用上述的控制装置对上述全电路进行控制，其特征在于控制步骤如下
(1)初始化数字信号处理器的定时器巧，将其设为比较中断，使电路定占空比定频启
动，并设置死区时间为T磁,减少变频启动对电路的冲击和电磁干扰；
(2)进入中断后，判断电路是否软启动与过流，若电路工作于输出过流状态，则跳出中断，并关断PWM输出，；若电路工作于软启动状态，则继续保持定占空比定频启动控制。当电路工作于正常状态时，关闭定时器^比较中断，开放周期中断，清除中断标志位以允许下次进入比较中断，并对电路进行三极点两零点的补偿，得到控制信号/。(3)将石口置高，避免因前一次进入定时器比较中断将召置零而导致此次进入周
期中断555定时器输出错误的驱动信号。(4)判断电路工作区域，进行分类控制
①若控制信号f大于给定信号f ，则系统处于极轻载区域或启动区，系统对系统进行
高频区域驱动控制，实现定频调脉宽闭环。给定信号/为系统进行调频与调占空比切换的临界频率。(D若控制信号▲ < f </;1，则系统处于重载区域，对系统进行第二区域驱动控制，实现对应原副边驱动信号同步开通，原副边驱动信号根据电路参数关断，系统运行于调频定脉宽状态。其中给定信号/51与/j2为LLC同步谐振变换器的两个谐振点
CD若控制信号1λ < f < f，则系统处于轻载区域，对系统进行轻载区域驱动控
制，实现副边驱动信号提前原边驱动信号若干时钟周期开通，原副边驱动信号同步关断。(5)退出中断，返回步骤(2)。上述主程序控制步骤(4)中的第一区域控制子程序执行如下步骤
①使能；定时器比较中断；
②设置$寄存器死区时间为4m—$周期寄存器为；，力比较寄存器值设为
W。其中巧*为原副边驱动电路延时差，555组合电路中电容C1 C4充放电时间以及进入退出中断现场保护所花时间总和；
(D调用比较中断子程序，确保副边二极管开通时间为一个谐振周期，实现ι 口及时输
出置零；
(3)关闭比较中断，返回周期中断。上述主程序步骤(4)中的第二区域控制子程序执行如下步骤 ①使能1定时器比较中断；
(D设置T寄存器死区时间为Τ ，T^周期寄存器值设为χ ,比较寄存器值设为f ,
权利要求
1.一种数字化LLC同步整流谐振变换器控制装置，包括一个数字信号处理器(101)、一个原边高频驱动电路(103)、一个电流采样检测电路(105)、一个电压采样检测电路(102) 和一个副边高频驱动电路(104)，其特征在于所述数字信号处理器(101)连接所述原边高频驱动电路(103)、电流采样检测电路(105)、电压采样检测电路(102)和副边高频驱动电路(104)，所述原边高频驱动电路(103)、电流采样检测电路(105)、电压采样检测电路 (102)和副边高频驱动电路(104)连接受控的主电路(100)；所述的数字信号处理器(101)根据经电压采样检测电路(102)反馈的输出电压判断电路运行区域，经三极点两零点补偿后分别改变片内周期寄存器值以生成高频驱动信号， 并由数字信号处理器(101)输出到所述的原边高频驱动电路(103)与副边高频驱动电路 (104)中，所述两个高频驱动电路(103、104)将其隔离和功率放大后分别驱动原边和副边 MOS 管；所述的电流采样检测电路(105)检测副边输出电流，并输出到数字信号处理器(101)， 数字信号处理器(101)根据该电流大小判断是否重载或区域切换时的过流，以及时切断原边高频驱动电路(103)与副边高频驱动电路(104)。
2.根据权利要求1所述的数字化LLC同步整流谐振变换器控制装置，其特征在于所述原边高频驱动电路(103)的结构数字信号处理器(101)输出两路PWM信号，该信号通过门电路(408)、自举芯片顶2110 (400)将信号放大驱动LLC谐振变换器的上下半桥MOS管；门电路(408)的输出与自举芯片顶2110 (400)输入相连；驱动芯片I R 2 1 1 0 ( 4 0 0 ) 通过钳位二 极管 Λ (401)、自举电容Ci (402)自举电容丨二(403)与供电电圧,相连，储能电5 1(406)、 Csi (407)通过电阻沿(405)、R2 (404)充放电，从而拉高或降低LLC谐振变换器上下桥臂的驱动电平；选择合适的门电路，保证逻辑门的延时略大于副边光耦及555定时器延时和，便于系统原副边驱动的开通控制。
3.根据权利要求1所述的数字化LLC同步整流谐振变换器控制装置，其特征在于所述副边高频驱动电路(104)，电路结构为数字信号处理(101) PWM管脚与巧口输出经过光耦(501)驱动555组合电路(500)；其中PWM信号经过充电电阻爲(508)连接储能电5 , (507)与钳位二极管^ (504)， 同时经过另一路的钳位二极管马(509)连接对称电路的555控制芯片(511)管脚2 ；钳位二极管只(517)、钳位二极管(504)与放电电阻爲(505)连接本电路的555控制芯片 (521)管脚2 ;VCC通过^ (503)与C2 (506)连接本电路的555控制芯片(521)管脚6与管脚7 ；555控制芯片(521)管脚1接地，管脚5连接于接地电容Cf3 (522)，管脚3连接于栅极电阻^ (524)输出驱动副边同步整流管，管脚8连接供电电压VCC ；1)当数字信号处理器(101) PWM输出口孓输出高电平，且PWM输出口 S2输出低电平时，经过光耦功率放大的高电平通过^ (508 )向C1 (507 )充电，直至C1 (507 )电压等于光耦(501)输出的高电平；同理可得PWM输出口战输出低电平，且PWM输出口冬输出高电平时的电路运行情况；2)当数字信号处理器(IOl)PWM输出口爲输出低电平，且PWM输出口瑪输出低电平时， 此时Q (516)能量通过回路乓(515)- A (517)- Ri (505)以及回路^ (518)- R5 (510) 放电，同时Ci1 (507)能量通过爲(508)-马(509)-马(510)以及D2 (504)- P、(505)放电；当555定时器(511、521) 2脚电压低于触发值，555定时器(511、521) 3脚输出电压由低变成高电平；通过合理的為(503)、乓(519)以及C2 (506), Ci (520)参数设计，便于协助电路于适当时候关断；3)通过数字信号处理器(101)软件中断时对ι口输出控制，根据电路运行区域适时关断与开启召口；Pi 口通过电阻与芯片555 (521,511)管脚4相连，从而完成对555定时器(511、521)输出开通和关断的控制。
4. 一种数字化LLC谐振变换器的控制方法，采用根据权利要求1所述的数字化LLC谐振变换器控制装置对主电路(100)进行数字化控制，其特征在于控制步骤如下(1)初始化数字信号处理器(101)的定时器？；，将其寄存器设为比较中断，使电路定占空比定频启动，并设置死区时间为TLd,减少变频启动对电路的冲击和电磁干扰；(2)进入中断后，判断电路是否软启动与过流，若电路工作于输出过流状态，则跳出中断，并关断PWM输出，；若电路工作于软启动状态，则继续保持定占空比定频启动控制；当电路工作于正常状态时，关闭定时器^比较中断，开放周期中断，清除中断标志位以允许下次进入比较中断子程序，并对电路进行三极点两零点的补偿，得到控制信号，(3)将巧口置高，避免因前一次程序进入定时器比较中断子程序将石置零而导致此次进入周期中断555定时器输出错误的驱动信号； (4)判断电路工作区域，进行分类控制①若控制信号/大于给定信号则系统处于极轻载区域或启动区，对系统进行高频区域驱动控制，实现定频调脉宽闭环；其中给定信号/为系统进行调频与调占空比切换的临界频率；②若控制信号/s2 </ <·4，则系统处于重载或额定工作区域，对系统进行第二区域驱动控制，实现对应原副边驱动信号同步开通，原副边驱动信号根据电路参数关断，系统运行于调频定脉宽状态；其中给定信号Λ与t为LLC同步谐振变换器的两个谐振点
5.根据权利要求4所述的数字化LLC谐振变换器的控制方法，其特征在于所述步骤 (4)的第一区域驱动子程序执行如下步骤 使能；定时器比较中断；Q)设置7^寄存器死区时间为―了 O1C^r周期寄存器为y 比较寄存器值设为
6.根据权利要求4所述的数字化LLC谐振变换器控制方法，其特征在于所述步骤(4) 中的第二区域驱动子程序执行如下步骤(D使能”定时器比较中断；(D设置Tl寄存器死区时间为Tdbi，力周期寄存器值设为；，比较寄存器值设为X7 ,其中Tmi与电路启动时定频控制设置死区时间TLd相同；/Iil^dm+ItiC1广计数器计数吋钟频率‘1 _计数器计数时钟频率(D调用比较中断子程序，及时关断副边二极管； Θ关闭比较中断，返回周期中断。
7.根据权利要求4所述的数字化LLC谐振变换器控制方法，其特征在于所述步骤(4) 中的高频区域驱动子程序执行如下步骤 开启比较中断，进行两极点单零点PI补偿运算得到z ；(D配置力寄存器死区时间为7舰=,设置”和$周期寄存器为；，设置Τι和〒比较寄存器为石，实现电路定频调占空比控制，防止数字信号处理器计算溢出；
8.根据权利要求4所述的数字化LLC谐振变换器控制方法，其特征在于所述的软件比较中断子程序执行如下步骤CD保护现场； CD清除中断标志位，开放同级中断；(D置g为低电平，通过555定时器组合电路(500)迅速关断副边同步整流管； (3)恢复现场，返回。
全文摘要
本发明涉及一种数字化LLC同步整流谐振变换器控制装置和方法。本装置包括一个数字信号处理器、一个原边高频驱动电路、一个电流采样检测电路、一个电压采样检测电路和一个副边高频驱动电路。数字信号处理器根据经电压采样检测电路反馈的输出电压判断电路运行区域，经三极点两零点补偿后分别改变片内周期寄存器值以生成高频驱动信号，并由数字信号处理器输出到所述的原边高频驱动电路与副边高频驱动电路。电流采样检测电路检测副边输出电流，并输出到数字信号处理器，数字信号处理器根据该电流大小判断是否重载或区域切换时的过流，以及时切断原边高频驱动电路与副边高频驱动电路。本发明使用数字信号处理芯片和外围定时器组合电路对LLC谐振变换器进行数字控制使用软件和硬件辅助电路的设计实现副边同步整流管的提前开通，通过增加555定时器进行副边驱动信号的控制，减少DSP了片内定时器的使用，有效解决了传统控制策略轻载时引入的同步整流管导通损耗问题，同时减少了数字信号处理芯片PWM口使用，提高整个装置的可靠性。
文档编号H02M3/335GK102355147SQ20111033277
公开日2012年2月15日 申请日期2011年10月28日 优先权日2011年10月28日
发明者刘攀, 廖文, 杨郑浩, 高艳霞 申请人:上海大学