专利名称：基于SW172x芯片的静电栓锁保护电路的制作方法
技术领域：
基于SW172x芯片的静电栓锁保护电路技术领域[0001 ] 本实用新型涉及电子电路技术领域，具体涉及静电栓锁保护电路。
背景技术：
[0002]随着各种用电设备的大量使用，电网污染越来越严重，各种各样的强静电现象层出不穷。静电是一种看不见的破坏力，会对电子元器件产生影响，这样就对电表的可靠性提出了更高的要求。目前，伴随着IC工艺的发展，基于CMOS工艺的芯片成为目前电表芯片选择的主流，然而，电表受到外部强静电干扰的情况下，基于COMS工艺的芯片出现栓锁，导致输入芯片的电流急剧增加、芯片发热、芯片短时间内部分功能依然能正常工作、只有在芯片供电电源彻底断电瞬间后芯片才能恢复正常工作状态。因此，基于CMOS工艺的芯片在受到强静电干扰时出现的栓锁现象便成为一个亟待解决的难题。[0003]SW172X芯片是由珠海中慧微电子公司推出的一款低功耗电源监控数据保护节能芯片，具有较宽的工业级工作温度、超宽的工作电压以及非常低的工作电流。实用新型内容[0004]本实用新型的目的是提供一种基于SW172X芯片的静电栓锁保护电路，能够应用在电表中，监测电表MCU的栓锁状态，起到静电栓锁保护作用。[0005]上述目的由以下技术方案实现[0006]一种基于SW172x芯片的静电栓锁保护电路，其特征在于，包括MCU、SW172x芯片、 外部供电电源VCC、电池及外部混合供电电源VBB、NPN三极管Q3、P沟道MOS管Q4及电阻 R6 ；SW172x芯片的电源引脚VCC接电池及外部混合供电电源VBB，STB引脚连接一个低功耗模式选择信号的电压分压网络，RST引脚连接NPN三极管Q3的基极；NPN三极管Q3的集电极接外部混合供电电源VBB，发射极接地；P沟道MOS管Q4的栅极接NPN三极管Q3的集电极，漏极用于为MCU提供电源VBB，源极经电阻R6为MCU提供采样电压DVBB ；电阻R6两端分别为MCU提供AD输入采样信号ADP、ADM, MCU提供喂狗信号给SW172x芯片的WDI引脚。[0007]作为进一步的技术方案，所述SW172x芯片的RST引脚经电阻R4和电容C3组成的 RC滤波网络后连接NPN三极管Q3的基极，[0008]作为进一步的技术方案，所述电阻R6两端分别经限流电阻R7、电阻R8为MCU提供 AD输入采样信号ADP、ADM。[0009]本实用新型提供了一种基于SW172X芯片的静电栓锁保护电路，其功能主要是，在电表MCU受到静电干扰进入栓锁状态，流入芯片电源引脚的电流急剧、成倍增加，而此时芯片依然能正常工作时，MCU根据电流的非正常变化判断此时已经进入栓锁状态，随即便自动、短时间切断芯片的供电回路，利用系统断电使其自身恢复正常工作状态，从而起到静电栓锁保护作用。
[0010]图I是本实用新型的电路原理图。[0011]
以下结合附图与具体实施方式
对本实用新型做进一步详细描述。
具体实施方式
[0012]如图I所示，本实施例提供的静电栓锁保护电路包括SW172x芯片、外部供电电源 VCC,电池及外部混合供电电源VBB、电阻R1、电阻R2、电容Cl、电阻R3、电容C2、电阻R4、电容C3、电阻R5、NPN三极管Q3、P沟道MOS管Q4、电阻R6、电阻R7及电阻R8。[0013]其中，SW172X芯片的各引脚的名称及功能说明见下表[0014]
权利要求1.一种基于SW172X芯片的静电栓锁保护电路，其特征在于，包括MCU、SW172x芯片、外部供电电源VCC、电池及外部混合供电电源VBB、NPN三极管Q3、P沟道MOS管Q4及电阻R6 ; SW172x芯片的电源引脚VCC接电池及外部混合供电电源VBB，STB引脚连接一个低功耗模式选择信号的电压分压网络，RST引脚连接NPN三极管Q3的基极；NPN三极管Q3的集电极接外部混合供电电源VBB，发射极接地；P沟道MOS管Q4的栅极接NPN三极管Q3的集电极， 漏极用于为MCU提供电源VBB，源极经电阻R6为MCU提供采样电压DVBB ;电阻R6两端分别为MCU提供AD输入采样信号ADP、ADM, MCU提供喂狗信号给SW172x芯片的WDI引脚。
2.根据权利要求I所述的静电栓锁保护电路，其特征在于所述SW172x芯片的RST引脚经电阻R4和电容C3组成的RC滤波网络后连接NPN三极管Q3的基极。
3.根据权利要求I所述的静电栓锁保护电路，其特征在于所述电阻R6两端分别经限流电阻R7、电阻R8为MCU提供AD输入采样信号ADP、ADM。
专利摘要本实用新型公开一种基于SW172x芯片的静电栓锁保护电路，包括MCU、SW172x芯片、外部供电电源VCC、电池及外部混合供电电源VBB、NPN三极管Q3、P沟道MOS管Q4及电阻R6；SW172x芯片的电源引脚VCC接电池及外部混合供电电源VBB，STB引脚连接一个低功耗模式选择信号的电压分压网络，RST引脚连接NPN三极管Q3的基极；NPN三极管Q3的集电极接外部混合供电电源VBB，发射极接地；P沟道MOS管Q4的栅极接NPN三极管Q3的集电极，漏极用于为MCU提供电源VBB，源极经电阻R6为MCU提供采样电压DVBB；电阻R6两端分别为MCU提供AD输入采样信号ADP、ADM，MCU提供喂狗信号给SW172x芯片的WDI引脚。本实用新型能够起到静电栓锁保护作用。
文档编号H02H3/20GK202749794SQ201220290060
公开日2013年2月20日 申请日期2012年6月17日 优先权日2012年6月17日
发明者任智仁, 刘伟, 周宣 申请人:珠海中慧微电子有限公司