一种dc-dc转换器控制系统的制作方法
【专利摘要】本发明公开一种DC-DC转换器控制系统，包括模数转换器ADC、控制逻辑、DPWM单元以及驱动单元；模数转换器ADC与DC-DC转换器输出采样点连接，模数转换器ADC与控制逻辑连接，控制逻辑与DPWM单元相连，DPWM单元的输出端与驱动单元相连接。本发明对DC-DC转换器的输出电压采样监控得到误差信号；通过对误差信号进行控制逻辑运算，得到占空比信号；进而通过DPWM单元得到开关控制信号；驱动单元提高开关控制信号的驱动能力，进而控制DC-DC转换器功率管的导通及关断，使得DC-DC转换器的输出在输入电压和负载变化时，能够迅速稳定到规定值，具有小的过冲电压和短恢复时间，以确保系统良好的动态性能。
【专利说明】-种DC-DC转换器控制系统
【技术领域】
[0001] 本发明涉及一种DC-DC转换器，特别涉及一种DC-DC转换器控制系统。
【背景技术】
[0002] 科技迅速发展的今天，消费电子产品与人们的日常生活工作越来越息息相关。然 而，该就导致电子器件与系统对电源性能提出了更高更全面的要求。由于传统的线性电源 转换效率低、发热量大的致命缺点，具有高效率的开关电源被越来越广泛地采用。
[0003] 开关电源的核也结构是DC-DC转换器，DC-DC转换器的控制方法直接影响着电子 器件与系统运行的稳定性。数字控制W其可移植性高、控制方式灵活、片外元件少、设计周 期短等优点，逐步成为学者和商家的新宠儿。在数字电源发展的过程中，动态响应性能受到 越来越多的关注。因为开关电源的输入电压和负载不断变化会造成开关电源输出的大幅度 波动，如果波动导致输出电压超过电子设备能够安全工作的范围，那么电子设备的寿命将 大大折损。
【发明内容】
[0004] 本发明的目的在于克服上述现有技术的缺陷，提供一种能够提高DC-DC转换器动 态性能的控制系统，其能优化开关电源的动态性能，进而保障消费电子产品工作于安全的 工作电压条件的DC-DC转换器控制系统。
[0005] 为解决上述问题，本发明采取的技术方案为：
[0006] 包括用于采集DC-DC转换器输出电压的模数转换器ADC、用于处理数字误差信号 的控制逻辑、产生开关控制信号的DPWM单元W及驱动单元；
[0007] 所述的模数转换器ADC的输入端与DC-DC转换器的输出采样点连接，模数转换 器ADC的输出端与控制逻辑的输入端连接，控制逻辑的输出端与DPWM单元的输入端相连， DPWM单元的输出端与驱动单元相连接；
[0008] 所述的控制逻辑对模数转换器ADC采集的数字误差信号进行如下处理：
[0009] 当数字误差信号小于阔值时，采用预测控制，占空比信号为：
[0010] D[k] = y[k]+y 比-l]+y[k-2]-2*y 比-3];
[0011] 当数字误差信号大于等于阔值时，采用非线性控制，占空比信号为：
[001 引 D 比]=1;
[001引其中，D比]是占空比信号，y比]、y比-l]、y比-2]和y比-3]分别是第k、k-l、k-2 和k-3个周期进行PPID运算得到的结果。
[0014] 所述的DC-DC转换器采用降压型转换电路，该降压型转换电路包括开关管MP、开 关管丽、电感L、电容C、负载町、分压电阻Ri和Rs ;
[0015] 其中，开关管MP的源极接直流电源Vdc ;开关管MP和开关管MN的栅极均接驱动单 元；开关管MP和开关管MN的漏极均接电感L的一端；电感L的另一端、电容C的一个极板 W及负载咕的一端均接在电路节点201上；开关管丽的源极、电容C的另一个极板W及负 载咕的另一端均接地；在负载咕两端并联有相互串联的分压电阻Ri和R2,且电阻Ri的输 出端接模数转换器ADC。
[001引 所述的开关管MP为PMOS管，开关管MN为NMOS管。
[0017] 所述的模数转换器ADC为5位延时线模数转换器ADC，该5位延时线模数转换器 ADC包括比较器、延时链、检测控制逻辑、电流补偿模块和译码器；
[0018] 所述的检测控制逻辑包括第一 D触发器、第二D触发器、异或口和或非口，其中，第 一 D触发器的Q端分别接或非口和异或口的B端，第二D触发器的Q端分别接或非口和异 或口的A端；异或口和或非口的输出端均与电流补偿模块相连接；
[0019] 所述的比较器包括一号比较器和二号比较器，其中，一号比较器的正相输入端接 二号比较器的正相输入端且均与银齿波Vsaw连接，一号比较器的反相输入端和二号比较器 的反相输入端分别接基准电压Vkepi和Vkep2,二号比较器的反相输入端还接有采样电压Vsm, 一号比较器的输出端接延时链的输入端，二号比较器的输出端接检测控制逻辑的使能端和 译码器的使能端，且译码器还与延时链相连；
[0020] 所述的延时链包括N个相互串联的延时单元，第N个延时单元的输出端接第二D 触发器的D端，第N-I个延时单元的输出端接第一 D触发器的D端，第1至第N-I个延时单 元的输出端均与译码器相连，且第1至第N个延时单元还与电流补偿模块相连；
[0021] 所述的DPWM单元包括1阶2 A调制电路、延时链、检测控制逻辑、电流补偿模块 W及多路选择器；
[002引所述的检测控制逻辑包括第SD触发器、第四D触发器、异或口和或非n，其中，第 H D触发器的Q端分别接或非口和异或口的B端，第四D触发器的Q端分别接或非口和异 或口的A端；异或口和或非口的输出端均与电流补偿模块相连接；
[0023] 所述的延时链包括N个相互串联的延时单元，第N个延时单元的输出端接第四D 触发器的D端，第N-I个延时单元的输出端接第H D触发器的D端；且第1至第N个延时单 元还与电流补偿模块相连；
[0024] 其中，1阶2 A调制电路包括6个D触发器、6个顺次连接的全加器，第六个全加 器的输出端与5个顺次连接的半加器的输入端连接，5个半加器的S端均与多路选择器相 连，多路选择器与第1至第N-I个延时单元的输出端连接；
[00巧]每个D触发器的Q端和D端分别与其相对应的全加器的A端和S端连接，每个D 触发器的信号端均与时钟信号相连接。
[0026] 所述的电流补偿模块为电流镜。
[0027] 所述的模数转换器ADC的采样时钟频率是DPWM单元时钟频率的4倍。
[0028] 当数字误差信号小于阔值时，采用预测控制的方法为：
[0029] 1)先对得到的数字误差信号进行W二级微分为预测原理的PPID运算，得到y比]， 该PPID运算满足下式：
[0030] y 比]=Kp (e 比]-e 比-1]) +Kd (e 比]-2e 比-1] +e 比-2]) +K^e 比]+Kj (e 比]-3e 比-1] +3 e比-2]-e比-3])其中，Kp是比例系数，Ki是积分系数，Kd是微分系数，Kj.是二阶微分系数； e比]、e比-1]、e比-2]和e比-3]分别是第k、k-1、k-2和k-3个周期的数字误差信号； [003。 2)对得到的PPID运算输出信号进行线性外推预测运算，得占空比信号为：
[0032] D 比]二 y 比]+y 比-1] +y 比-2] -2*y 比-3]。
[003引所述的阔值为13。
[0034] 与现有技术相比，本发明具有W下有益效果：
[0035] 本发明在对DC-DC转换器的输出电压进行采样监控的基础上得到误差信号；通过 对采样的误差信号进行控制逻辑运算，得到占空比信号；进而通过DPWM单元得到开关控制 信号；驱动单元提高开关控制信号的驱动能力，W控制DC-DC转换器功率管的导通及关断； 由此使得DC-DC转换器的输出在输入电压和负载变化时，能够迅速稳定到规定值，具有小 的过冲电压和短的恢复时间，W确保系统良好的动态性能。
【专利附图】
【附图说明】
[0036] 图1为本发明的原理框图；
[0037] 图2为本发明的DC-DC转换器功率级电路图；
[003引图3为本发明的模数转换器ADC电路图及信号波形；
[0039] 图4为本发明的DPWM单元图；
[0040] 图5为本发明的控制逻辑框图；
[00川其中，图3(a)为模数转换器ADC电路图，
[0042] 图3化）为时钟信号CLKl和CLK2延时图，
[0043] 图3(c)为延时链各输出之间的关系图。
【具体实施方式】
[0044] W下结合附图对本发明做进一步详细说明。
[004引参见图1-5,本发明的一种DC-DC转换器控制系统，包括用于采集DC-DC转换器输 出电压的模数转换器ADC、用于处理模数转换器ADC采集的数字误差信号的控制逻辑、产生 开关控制信号的DPWM单元W及驱动单元；
[0046] 模数转换器ADC的输入端与DC-DC转换器的输出采样点连接，模数转换器ADC的 输出端与控制逻辑的输入端连接，控制逻辑的输出端与DPWM单元的输入端相连，DPWM单元 的输出端与驱动单元相连接。
[0047] 本发明的DC-DC转换器采用降压型转换电路，也适用于升压型转换电路和升降压 型转换电路，该降压型转换电路包括开关管MP、开关管丽、电感L、电容C、负载咕、采样分压 电阻Ri和Ra ;
[0048] 其中，开关管MP的源极接直流电源Vdc ;开关管MP和开关管MN的栅极均接驱动单 元，开关管MP和开关管MN的漏极均接电感L的一端；电感L的另一端、电容C的一个极板 W及负载咕的一端均接在电路节点201上；开关管丽的源极、电容C的另一个极板W及负 载咕的另一端均接地；在负载咕两端并联有相互串联的采样分压电阻Ri和R2,且输出采样 点接模数转换器ADC,其中，开关管MP为PMOS管，开关管MN为NMOS管。
[0049] 模数转换器ADC为5位延时线模数转换器ADC，该5位延时线模数转换器ADC包括 比较器、延时链、检测控制逻辑、电流补偿模块和译码器；
[0050] 检测控制逻辑包括第一 D触发器、第二D触发器、异或口和或非口，其中，第一 D触 发器的Q端分别接或非口和异或口的B端，第二D触发器的Q端分别接或非口和异或口的 A端；异或口和或非口的输出端均与电流补偿模块相连接；
[0051] 比较器包括一号比较器和二号比较器，其中，一号比较器的正相输入端接二号比 较器的正相输入端且均与给定的银齿波Vsaw连接，一号比较器的反相输入端和二号比较器 的反相输入端分别接基准电压Vkepi和Vkep2,二号比较器的反相输入端还接有输入电压Vsm, 一号比较器的输出端接延时链的输入端，二号比较器的输出端接检测控制逻辑的使能端和 译码器的使能端，且译码器还与延时链相连；
[0052] 延时链包括N个相互串联的延时单元，第N个延时单元的输出端接第二D触发器 D端，第N-I个延时单元的输出端接第一 D触发器的D端，第1至第N-I个延时单元的输出 端均与译码器相连，且第1至第N个延时单元还与电流补偿模块相连。
[0053] DPWM单元包括1阶I： A调制电路、延时链、检测控制逻辑、电流补偿模块W及多路 选择器；
[0054] 检测控制逻辑包括第SD触发器、第四D触发器、异或口和或非n，其中，第；〇触 发器的Q端分别接或非口和异或口的B端，第四D触发器的Q端分别接或非口和异或口的 A端；异或口和或非口的输出端均与电流补偿模块相连接；
[0055] 延时链包括N个相互串联的延时单元，第N个延时单元的输出端接第四D触发器 的D端，第N-I个延时单元的输出端接第H D触发器的D端；且第1至第N个延时单元还与 电流补偿模块相连；
[0056] 其中，1阶2 A调制电路包括6个D触发器、6个顺次连接的全加器，第六个全加 器的输出端与5个顺次连接的半加器的输入端连接，5个半加器的S端均与多路选择器相 连，多路选择器与第1至第N-I个延时单元的输出端连接；
[0057] 每个D触发器的Q端和D端分别与其相对应的全加器的A端和S端连接，每个D触 发器的信号端均与时钟信号相连接，本发明采用的电流补偿模块为电流镜，模数转换器ADC 的采样时钟频率是DPWM单元时钟频率的4倍。
[0058] 控制逻辑对模数转换器ADC采集的数字误差信号进行如下处理：
[0059] 当数字误差信号小于阔值时，采用预测控制，得占空比信号为：
[0060] D[k] = y[k]+y 比-l]+y[k-2]-2*y 比-3]
[006U 其中，D比]是占空比信号，y比]、y比-l]、y比-2]和y比-3]分别是第k、k-l、k-2 和k-3个周期进行PPID运算得到的结果；
[0062] 当误差信号大于等于阔值时，采用非线性控制，得占空比信号为；D比]=1。
[0063] 当数字误差信号小于阔值时，采用预测控制的方法为：
[0064] 1)先对得到的数字误差信号进行W二级微分为预测原理的PPID运算，得到y比]， 该PPID运算满足下式原理：
[0065] y 比]=Kp (e 比]-e 比-1]) +Kd (e 比]-2e 比-1] +e 比-2]) +K^e 比]+Kj (e 比]-3e 比-1] +3 e比-2]-e比-3])其中，Kp是比例系数，Ki是积分系数，Kd是微分系数，Kj.是二阶微分系数； e比]、e比-l]、e比-2]和e比-3]分别是第k、k-l、k-2和k-3个周期的数字误差信号；
[0066] 2)对得到的PPID运算输出信号进行线性外推预测运算，得占空比信号为：
[0067] D[k] = y[k]+y 比-l]+y[k-2]-2*y 比-3]
[0068] 参见图2,本发明的DC-DC转换器功率级电路图，对功率级充放电的过程分别进行 分析。用Re表示MP导通电阻和电感寄生电阻之和，Rc表示电容等效电阻、咕表示负载电 阻。假设电感上的电流用表示，电容上的电压用Vi表示，Vdc与VaUT分别表示输入与输出 电压。则可W列写P管导通时DC-DC转换器功率级的等效方程式：
【权利要求】
1. 一种DC-DC转换器控制系统，其特征在于：包括用于采集DC-DC转换器输出电压的 模数转换器ADC、用于处理数字误差信号的控制逻辑、产生开关控制信号的DPWM单元以及 驱动单元； 所述的模数转换器ADC的输入端与DC-DC转换器的输出采样点连接，模数转换器ADC 的输出端与控制逻辑的输入端连接，控制逻辑的输出端与DPWM单元的输入端相连，DPWM单 元的输出端与驱动单元相连接； 所述的控制逻辑对模数转换器ADC采集的数字误差信号进行如下处理： 当数字误差信号小于阈值时，采用预测控制，占空比信号为： D[k] = y[k]+y[k-l]+y[k-2]-2*y[k-3]； 当数字误差信号大于等于阈值时，采用非线性控制，占空比信号为： D[k] = 1 ； 其中，D[k]是占空比信号，y[k]、y[k_l]、y[k_2]和y[k_3]分别是第k、k-l、k_2和k_3 个周期进行PPID运算得到的结果。
2. 根据权利要求1所述的一种DC-DC转换器控制系统，其特征在于：所述的DC-DC转 换器采用降压型转换电路，该降压型转换电路包括开关管MP、开关管丽、电感L、电容C、负 载&、分压电阻札和1?2; 其中，开关管MP的源极接直流电源VD。；开关管MP和开关管MN的栅极均接驱动单元； 开关管MP和开关管MN的漏极均接电感L的一端；电感L的另一端、电容C的一个极板以及 负载&的一端均接在电路节点（201)上；开关管MN的源极、电容C的另一个极板以及负载 &的另一端均接地；在负载&两端并联有相互串联的分压电阻&和R2，且电阻&的输出端 接模数转换器ADC。
3. 根据权利要求2所述的一种DC-DC转换器控制系统，其特征在于：所述的开关管MP 为PMOS管，开关管MN为NMOS管。
4. 根据权利要求1所述的一种DC-DC转换器控制系统，其特征在于：所述的模数转换 器ADC为5位延时线模数转换器ADC，该5位延时线模数转换器ADC包括比较器、延时链、检 测控制逻辑、电流补偿模块和译码器； 所述的检测控制逻辑包括第一 D触发器、第二D触发器、异或门和或非门，其中，第一 D 触发器的Q端分别接或非门和异或门的B端，第二D触发器的Q端分别接或非门和异或门 的A端；异或门和或非门的输出端均与电流补偿模块相连接； 所述的比较器包括一号比较器和二号比较器，其中，一号比较器的正相输入端接二号 比较器的正相输入端且均与锯齿波VSAW连接，一号比较器的反相输入端和二号比较器的反 相输入端分别接基准电压vKEF1和VKEF2，二号比较器的反相输入端还接有米样电压V SAM，一号 比较器的输出端接延时链的输入端，二号比较器的输出端接检测控制逻辑的使能端和译码 器的使能端，且译码器还与延时链相连； 所述的延时链包括N个相互串联的延时单元，第N个延时单元的输出端接第二D触发 器的D端，第N-1个延时单元的输出端接第一 D触发器的D端，第1至第N-1个延时单元的 输出端均与译码器相连，且第1至第N个延时单元还与电流补偿模块相连。
5. 根据权利要求1所述的一种DC-DC转换器控制系统，其特征在于：所述的DPWM单元 包括1阶I： △调制电路、延时链、检测控制逻辑、电流补偿模块以及多路选择器； 所述的检测控制逻辑包括第三D触发器、第四D触发器、异或门和或非门，其中，第三D 触发器的Q端分别接或非门和异或门的B端，第四D触发器的Q端分别接或非门和异或门 的A端；异或门和或非门的输出端均与电流补偿模块相连接； 所述的延时链包括N个相互串联的延时单元，第N个延时单元的输出端接第四D触发 器的D端，第N-1个延时单元的输出端接第三D触发器的D端；且第1至第N个延时单元还 与电流补偿模块相连； 其中，1阶I： △调制电路包括6个D触发器、6个顺次连接的全加器，第六个全加器的 输出端与5个顺次连接的半加器的输入端连接，5个半加器的S端均与多路选择器相连，多 路选择器与第1至第N-1个延时单元的输出端连接； 每个D触发器的Q端和D端分别与其相对应的全加器的A端和S端连接，每个D触发 器的信号端均与时钟信号相连接。
6. 根据权利要求4或5所述的一种DC-DC转换器控制系统，其特征在于：所述的电流 补偿模块为电流镜。
7. 根据权利要求1所述的一种DC-DC转换器控制系统，其特征在于：所述的模数转换 器ADC的采样时钟频率是DPWM单元时钟频率的4倍。
8. 根据权利要求1所述的一种DC-DC转换器控制系统，其特征在于： 当数字误差信号小于阈值时，采用预测控制的方法为： 1) 先对得到的数字误差信号进行以二阶微分为预测原理的PPID运算，得到y[k]，该 PPID运算满足下式： y [k] = Kp (e [k] -e [k~l]) +Kd (e [k] ~2e [k~l] +e [k~2]) +Kje [k] +Kj (e [k] -3e [k~l] +3e [k- 2] _e [k-3])其中，Kp是比例系数，&是积分系数，Kd是微分系数，&是二阶微分系数；e [k]、 e[k_l]、e[k_2]和e[k_3]是第k、k-l、k_2和k_3个周期的数字误差fg号； 2) 对得到的PPID运算输出信号进行线性外推预测运算，得占空比信号为： D[k] = y[k]+y[k-1]+y[k-2]-2*y[k-3]。
9. 根据权利要求1或8所述的一种DC-DC转换器控制系统，其特征在于：所述的阈值 为13。
【文档编号】H02M3/156GK104362851SQ201410546752
【公开日】2015年2月18日 申请日期:2014年10月15日 优先权日:2014年10月15日
【发明者】王闯, 李尊朝, 郑晓玉, 刘尧, 王元发, 康琅 申请人:西安交通大学