转换器的制造方法

转换器的制造方法
【专利摘要】本实用新型提供一种转换器。要解决的技术问题之一是控制次级侧同步整流器而不使用复杂电路。一种转换器电路包括：第一变压器，其具有初级侧端子和次级侧端子；初级侧控制电路，其具有第一输入端子，所述初级侧控制电路耦合至所述第一变压器的所述初级侧端子；次级侧电路，其具有第一输出端子，所述次级侧电路耦合至所述第一变压器的所述次级侧端子；以及控制电路，其具有第一输入端子和第二输入端子以及第一输出端子和第二输出端子，所述第一输入端子耦合至所述次级侧电路的所述第一输出端子，并且所述第一输出端子耦合至所述初级侧控制电路的所述第一输入端子。技术效果之一是取得了准确地控制次级侧同步整流器而不使用复杂电路的电路和方法。
【专利说明】
【技术领域】
[0001] 本实用新型总体涉及电子学，并且更具体地，涉及形成半导体装置和结构的方法。 转换器

【背景技术】
[0002] 过去，使用各种电路和方法来控制电源系统中的同步整流器。通常，控制方法取决 于操作模式和电源系统的类型。回扫型电源系统通常要求复杂控制电路。在回扫转换器 中，为使磁场崩溃并将电力耦合至变压器的次级电感，终止了通过变压器的初级线圈的电 流。在回扫转换器中，同步整流器通常位于电源系统的次级侧，并且开关电源控制器位于电 源系统的初级侧。一种操作回扫转换器系统的方法使用固定频率时钟来预测应当启用或者 禁用同步整流器的时间。所述回扫系统的实例在2002年7月9日授权Franco Lentini等 的美国专利号6, 418, 039中公开。实现控制要求复杂电路系统，这增加了系统成本。另外， 一些回扫系统还包括突发模式操作，以在轻载条件下减少电力损耗。由于难以准确预测启 用和禁用同步整流器的适当时间，因此操作效率低下。
[0003] 因此，具有一种准确控制次级侧同步整流器而不包括复杂电路系统的控制方法和 电路将是有利的。期望的是，电路和方法的实现具有成本效率和时间效率。 实用新型内容
[0004] 本实用新型要解决的技术问题之一是控制次级侧同步整流器而不使用复杂电 路。
[0005] 根据本实用新型的一个方面，提供一种转换器，包括第一变压器，其具有初级侧端 子和次级侧端子；初级侧控制电路，其具有第一输入端子，所述初级侧控制电路耦合至所述 第一变压器的所述初级侧端子；次级侧电路，其具有第一输出端子，所述次级侧电路耦合至 所述第一变压器的所述次级侧端子；以及控制电路，其具有第一输入端子和第二输入端子 以及第一输出端子和第二输出端子，所述第一输入端子耦合至所述次级侧电路的所述第一 输出端子，并且所述第一输出端子耦合至所述初级侧控制电路的所述第一输入端子。
[0006] 在一个实施例中，所述次级侧电路进一步包括第一输入端子和第二输入端子以及 第二输出端子，并且其中所述控制电路的所述第二输入端子耦合至所述次级侧电路的所述 第二输出端子，并且所述控制电路的所述第二输出端子耦合至所述次级侧电路的所述第二 输出端子。
[0007] 在一个实施例中，所述控制电路包括：第二变压器，其具有第一初级侧端子和第二 初级侧端子以及第一次级侧端子和第二次级侧端子；第一电路，其耦合至所述初级侧端子； 以及第二电路，其耦合至所述次级侧端子。
[0008] 在一个实施例中，所述第二电路包括：第一能量存储元件，其具有第一端子和第二 端子，所述第一端子耦合至所述第二变压器的所述第一次级侧端子；第一阻抗元件，其具有 第一端子和第二端子，所述第一端子耦合至所述第一能量存储元件，并且所述第二端子耦 合至所述第二变压器的所述第二次级侧端子；第一二极管，其具有阳极和阴极，所述阴极耦 合至所述第一能量存储元件和所述第一阻抗元件；以及第二二极管，其具有阳极和阴极，所 述第一二极管和所述第二二极管的所述阳极耦合在一起。
[0009] 在一个实施例中，所述第二电路进一步包括：第二能量存储元件，其具有第一端子 和第二端子，所述第一端子耦合至所述第一二极管和所述第二二极管的所述阳极；以及第 二阻抗元件，其具有第一端子和第二端子，所述第一端子耦合至所述次级侧电路的第二输 出端，并且所述第二端子耦合至所述第一二极管和所述第二二极管的所述阳极以及所述第 二能量存储元件的所述第一端子。
[0010] 在一个实施例中，所述第一电路包括：第二阻抗元件，其具有第一端子和第二端 子，所述第一端子耦合至所述第一初级侧端子；调节元件，其具有第一端子和第二端子，所 述第一端子耦合至所述第二阻抗元件的所述第二端子；以及晶体管，其具有控制电极以及 第一载流电极和第二载流电极，所述控制电极耦合至所述第二阻抗元件和所述调节元件。 [0011] 在一个实施例中，所述第二变压器的所述第二初级侧端子和所述调节元件的所述 第二端子耦合至所述晶体管的所述第二载流电极。
[0012] 在一个实施例中，所述第一电路包括：第二阻抗元件，其具有第一端子和第二端 子，所述第二阻抗元件的所述第一端子耦合至所述第二变压器的所述第一初级侧端子；第 二能量存储元件，其具有第一端子和第二端子，所述第二能量存储元件的所述第二端子耦 合至所述第二阻抗元件的所述第二端子；第三二极管，其具有阳极和阴极，所述第三二极管 的所述阳极耦合至所述第二能量存储元件的所述第一端子；第四二极管，其具有阳极和阴 极，所述第四二极管的所述阴极耦合至所述第三二极管的所述阳极；以及第五二极管，其具 有阳极和阴极，所述第五二极管的所述阴极耦合至所述第四二极管的所述阳极。
[0013] 在一个实施例中，进一步包括耦合装置，所述耦合装置耦合在所述初级侧控制电 路与所述次级侧电路之间。
[0014] 在一个实施例中，所述耦合装置是光耦合器。
[0015] 在一个实施例中，所述控制电路包括：第一能量存储元件，其具有第一端子和第二 端子；第一阻抗元件，其具有第一端子和第二端子，所述第一阻抗元件的所述第一端子耦 合至所述第一能量存储元件的所述第一端子；第一二极管，其具有阳极和阴极，所述阴极耦 合至所述第一能量存储元件和所述第一阻抗元件；第二二极管，其具有阳极和阴极，所述第 一二极管和所述第二二极管的所述阳极耦合在一起；第二能量存储元件，其具有第一端子 和第二端子，所述第一端子耦合至所述第一二极管和所述第二二极管的所述阳极；以及第 二阻抗元件，其具有第一端子和第二端子，所述第一端子耦合至所述次级侧电路的第二输 出端，并且所述第二端子耦合至所述第一二极管和所述第二二极管的所述阳极以及所述第 二能量存储元件的所述第一端子。
[0016] 在一个实施例中，所述控制电路包括：第三二极管，其具有阳极和阴极，所述阳极 耦合至所述第一能量存储元件的所述第二端子；第四二极管，其具有阳极和阴极，所述第 四二极管的所述阴极耦合至所述第三二极管的所述阳极；以及第五二极管，其具有阳极和 阴极，所述阴极耦合至所述第四二极管的所述阳极并且所述第五二极管的所述阳极耦合至 所述第三二极管的所述阴极。
[0017] 在一个实施例中，所述第二电路包括第一能量存储元件，其具有第一端子和第二 端子，所述第一端子耦合至所述第二变压器的所述第一次级侧端子；并且其中所述第一电 路包括：第一阻抗元件，其具有第一端子和第二端子，所述第一端子耦合至所述第一初级侧 端子；调节元件，其具有第一端子和第二端子，所述第一端子耦合至所述第一阻抗元件的所 述第二端子；以及晶体管，其具有控制电极以及第一载流电极和第二载流电极，所述控制电 极耦合至所述第一阻抗元件和所述调节元件。
[0018] 在一个实施例中，所述第二电路包括第一能量存储元件，其具有第一端子和第二 端子，所述第一端子耦合至所述第二变压器的所述第一次级侧端子；并且其中所述第一电 路包括：第一阻抗元件，其具有第一端子和第二端子，所述第一阻抗元件的所述第一端子耦 合至所述第二变压器的所述第一初级侧端子；第二能量存储元件，其具有第一端子和第二 端子，所述第二能量存储元件的所述第二端子耦合至所述第一阻抗元件的所述第二端子； 第一二极管，其具有阳极和阴极，所述第一二极管的所述阳极耦合至所述第二能量存储元 件的所述第一端子；第二二极管，其具有阳极和阴极，所述第二二极管的所述阴极耦合至所 述第一二极管的所述阳极；以及第三二极管，其具有阳极和阴极，所述第三二极管的所述阴 极耦合至所述第二二极管的所述阳极。
[0019] 本实用新型可以用于电子设备。本实用新型的有益技术效果之一是取得了准确地 控制次级侧同步整流器而不使用复杂电路的电路和方法。

【专利附图】

【附图说明】
[0020] 本实用新型将结合附图阅读以下详细描述来更好地理解，其中相似参考标号代表 相似兀件，在附图中：
[0021] 图1是根据本实用新型的实施方案的包括次级同步整流控制模块的电力转换器 的框图；
[0022] 图2是根据本实用新型的另一个实施方案的包括次级同步整流控制模块的电力 转换器的电路不意图；
[0023] 图3是根据本实用新型的另一个实施方案的包括次级同步整流控制模块的电力 转换器的电路不意图；
[0024] 图4是根据本实用新型的另一个实施方案的包括次级同步整流控制模块的电力 转换器的电路不意图；
[0025] 图5是根据本实用新型的另一个实施方案的包括次级同步整流控制模块的电力 转换器的电路不意图；
[0026] 图6是根据本实用新型的另一个实施方案的包括次级同步整流控制模块的电力 转换器的电路示意图；并且
[0027] 图7是根据本实用新型的另一个实施方案的包括次级同步整流控制模块的电力 转换器的电路示意图。
[0028] 为了简要并清楚地示出，图式中的元件不一定按比例绘制，并且不同图式中的相 同参考标号代表相同元件。另外，为了简化描述，省略了众所周知的步骤和元件的描述与细 节。本文所使用的载流电极是指装置中承载通过所述装置的电流的元件，如M0S晶体管的 源极或漏极，或双极晶体管的发射极或集电极，或二极管的阴极或阳极，而控制电极是指装 置中控制通过所述装置的电流的元件，如M0S晶体管的栅极或双极晶体管的基极。尽管本 文将装置解释为某些η沟道或p沟道装置，或某些η型或p型掺杂区域，但本领域的普通技 术人员将认识到，根据本实用新型的实施方案，互补装置同样是可能的。本领域的技术人员 将认识到，如本文所使用的词语"期间"、"同时"和"当...时"并非是指在起始动作之后立 即发生动作的精确术语，而是在由起始动作所起始的反应与起始动作之间可存在一些较小 但合理的延迟，如传播延迟。词语"近似"、"约"或"大体上"的使用是指元件的值具有预期 非常接近所叙述的值或位置的参数。然而，如本领域中众所周知的，总是存在阻止所述值或 位置如所叙述般精确的微小差异。本领域中明确的是，高达约百分之十（10%)(并且对于 半导体掺杂浓度，高达百分之二十（20%))的差异被认为是偏离所精确描述的理想值的合 理差异。
[0029] 应当注意，逻辑0电压电平（VJ也称为逻辑低电压或者逻辑低电压电平，并且逻 辑〇电压的电压电平随电源电压和逻辑系列类型变化。例如，在互补金属氧化物半导体 (CMOS)逻辑系列中，逻辑0电压可为电源电压电平的百分之三十。在五伏晶体管-晶体管 逻辑（TTL)系统中，逻辑0电压电平可以为约0. 8伏，然而对于五伏CMOS系统，逻辑0电压 电平可以为约1. 5伏。逻辑1电压电平（VH)也称为逻辑高电压电平、逻辑高电压或者逻辑 1电压，并且和逻辑0电压电平一样，逻辑高电压电平也可以随电源和逻辑系列类型变化。 例如，在CMOS系统中，逻辑1电压可以为电源电压电平的约70%。在五伏TTL系统中，逻辑 1电压可以为约2. 4伏，然而对于五伏CMOS系统，逻辑1电压可以为约3. 5伏。

【具体实施方式】
[0030] 图1是根据本实用新型的实施方案的包括次级同步整流控制模块12A的电力转换 器10A的框图。图1示出的是电力变压器16,其具有耦合用于从回扫控制电路14接收控制 信号的输入端和耦合至整流器18的输出端。控制电路14可称为初级侧控制电路。另外， 整流器驱动器电路20连接到整流器18。应当注意，回扫控制电路14可称为控制电路或准 谐振（QR)回扫控制电路，整流器驱动器电路20可称为驱动器电路，并且次级同步整流控制 模块12A可称为同步整流控制模块、连续电流模式（CCM)准谐振（QR)回扫控制器、控制模 块或者控制电路。还应注意，电力变压器16的输入侧15称为其初级侧，并且电力变压器16 的输出侧17称为其次级侧，并且应注意，整流器驱动器电路20包括参考电压电路，其用于 产生参考电压V #if或者用于接收参考电压V#if。
[0031] 同步整流控制模块12A连接在回扫控制电路14与整流器驱动器电路20之间。控 制模块12A包括与电力变压器16的初级侧15关联的部分，以及与电力变压器16的次级 侧17关联的部分，如虚线24所指示。控制模块12A的与电力变压器16的次级侧17关联 的部分包括定时器或定时器电路11。来自整流器驱动器电路20的驱动信号连接到输入端 12A n上，以使控制模块12A可以监测驱动信号。输出信号V输出连接到控制模块12A的输入 端12AI2，并且被配置用于启动定时器，所述定时器限制次级同步整流发生时间的长度或者 持续时间。期间发生次级同步整流的时间可称为用于次级同步整流的接通时间、次级同步 整流接通时间、次级同步整流时间等。通过将电容器的电压和因此产生的电荷与参考电压V 进行比较来确定次级同步整流接通时间，其中输入端12An和12AI2与电力变压器16的 次级侧17关联。如以上所论述，参考电压V#it由整流器驱动器电路20产生。控制模块12A 的与电力变压器16的次级侧17关联的输出端12Αω连接到驱动器电路20的输入端，以触 发时钟信号。
[0032] 控制模块12A的与电力变压器16的初级侧15关联的部分在输出端子12AM处产 生控制信号，所述控制信号被传输到回扫控制电路14。对输出端12? 2处的控制信号响应， 回扫控制电路14产生驱动信号以开始对与变压器16的初级侧15关联的绕组充电，即对初 级绕组充电。
[0033] 在操作中，同步整流控制模块12A通过与次级侧17关联的同步整流控制器控制准 谐振控制器的初级侧15上的脉冲宽度调制，来实现连续电流模式操作。更具体地，控制模 块12A的与次级侧17关联的部分监测来自整流器驱动器电路20的输出电压^和驱动信 号。对输出电压大于参考电平V #it以及由同步整流控制器20所起始的触发信号处于 (例如）逻辑高电压电平响应，启动控制模块12A的定时器。如果触发信号保持处于逻辑高 电压电平达超过时间限制tl的时间t d，那么控制模块12A产生关闭整流器18的驱动信号， 此整流器18与次级侧17关联。举例来说，发生次级同步的接通时间的时间量或持续时间 可为预定值，即，次级同步控制器的接通时间可为预定限值。
[0034] 另外，控制模块12A的与初级侧15关联的部分产生控制信号，所述控制信号被传 输到回扫控制电路14,接通晶体管来模拟变压器去磁，并且优选完成变压器去磁，即零电流 检测，这使得能够对与次级侧15关联的绕组进行充电，即对初级绕组进行充电。根据实施 方案，QR回扫控制电路14中示出的晶体管可为图2中示出的晶体管35。
[0035] 图2是根据本实用新型的另一个实施方案的电力转换器10B的电路示意图。电 力转换器10B包括具有初级侧32和次级侧34的变压器30。场效应晶体管35、回扫控制电 路14、能量存储元件36、38和40、二极管42和44、阻抗元件46和48耦合至变压器30的初 级侧32,并且场效应晶体管50、整流器驱动器电路20、能量存储元件54和56、阻抗元件58、 60和62以及齐纳二极管64耦合至变压器30的次级侧34。次级侧34通过光耦合器66耦 合至初级侧30,所述光耦合器66可称为耦合装置。光耦合器66可包括光学耦合至光敏装 置70的发光二极管68。另外，次级侧32通过次级同步整流控制模块12B耦合至初级侧30。 次级同步整流控制模块12B可称为同步整流控制模块、连续电流模式（CCM)准谐振（QR)回 扫控制器、控制模块或者控制电路。应当注意，模块12B的配置可与图1中示出的模块12A 的配置不同。举例来说，能量存储元件36、38、40、54和56是电容器，阻抗元件46、48、58、60 和62是电阻，并且晶体管35和50是金属氧化物半导体场效应晶体管（M0SFETS)。
[0036] 根据实施方案，变压器30具有初级侧端子30P1、30P2、30P3和30P4以及次级侧端 子30S1和30S2。电容器38和40以及电阻46各自具有连接到变压器30的端子30P1并 且用于接收电位的端子。电容器38具有另一个端子，其耦合用于接收操作电位V ss的源 极，所述操作电位可为（例如）接地电位，其中电容器38充当去耦电容器。电容器40和电 阻46还具有连接在一起并且连接到二极管42的阴极的端子。二极管42的阳极连接到变压 器30的端子30P2并连接到晶体管35的漏极端子。晶体管35具有栅极端子和源极端子， 所述栅极端子耦合用于从回扫控制电路14的输出端子14_5接收驱动信号，并且所述源极 端子耦合至电阻48的端子和回扫控制电路14的输入端子14_3。电阻48的另一个端子耦 合用于接收操作电位（例如像电压V ss)的源极。因此，晶体管35的源极端子通过电阻48 耦合至（例如）操作电位Vss。举例来说，操作电位V ss的源极是地。变压器30的端子30P3 连接到二极管44的阳极和回扫控制电路14的输入端子14_1。二极管44的阴极连接到回 扫控制电路14的输入端子14_7。回扫控制电路14可为准谐振电流模式控制器，例如像 由ON Semiconductor出售的NCP1379或NCP1380。电容器36耦合在输入端子30P3与（例 如）操作电位Vss的源极之间并且充当去耦电容器。变压器30的端子30P4耦合用于接收 (例如）源极操作电位V ss。
[0037] 仍参照图2,整流器驱动器电路20可为次级侧同步整流驱动器，例如像由ON Semiconductor出售的NCP4030A或NCP4030B。驱动器电路20可称为次级侧电路。NCP4030A 具有：输入端子20_1，其用于将电源提供给驱动器电路20 ;输入端子20_2和20_3,其用于 调整驱动器电路20的最小关闭时间和最小接通时间定时器；输入端子20_4,其用于重置驱 动器电路20 ;电流感测输入端子20_5 ;补偿输入端子20_6 ;输入端子20_7,其用于连接到 接地信号；以及输出端子20_8,其用于驱动整流器或晶体管（例如像晶体管50)的栅极端 子。更具体地，输入端子20_1连接到变压器30的端子30S1和同步整流控制模块12B的 输入端子12B I2。应当注意，将驱动器电路20的输入端子20_1与控制模块12B的输入端子 12BI2f禹合用于接收输出信号V 举例来说，输出信号是电压信号。输入端子20_2 和20_3分别连接到电阻58和60的端子，并且输入端子20_4连接到电阻58和60的另一 个端子、晶体管50的源极端子以及输入端子20_6和20_7。输入端子20_6和20_7也通过 电容器56连接到输入端子20_1。晶体管50的漏极端子连接到变压器30的端子30S2,并 且晶体管50的栅极端子连接到输出端子20_8和输入端子12B n。输入端子20_5通过电阻 62连接到晶体管50的漏极端子。
[0038] 电容器54耦合在端子30S1与（例如）地之间并且充当去耦电容器。
[0039] 在操作中，对高功率次级同步接通时间超过预定或用户指定时间限制响应，同步 整流控制模块12B控制准谐振控制器的初级侧32上的脉冲宽度调制，以通过次级侧34上 的同步整流控制器来实现连续电流模式操作。更具体地，驱动器电路20将驱动信号提供给 晶体管50的栅极和控制模块12B的与电力变压器30的次级侧34关联的监测输入端12B n。 另外，对至晶体管50的栅极的驱动信号保持处于大于参考电压V#it的电压电平的电平达大 于限制时间h的预定时间t d响应，控制模块12B在输出端12BQ1处产生触发信号。如以上 所论述，参考电压由驱动器电路20产生，其中将输出端12Β ω处的电压与参考电压V# #比较来产生触发信号。对触发信号、驱动信号响应，驱动器电路20产生驱动信号DRV。应 当注意，时间td是用户选定参数，并且其范围可在例如约1微秒（μ s)至约20 μ s。对输出 电压Vfi^大于标称/调节值的约50%并且次级同步整流接通时间具有预定或用户限定值 响应，控制模块12B产生触发信号，所述触发信号被传输到驱动器电路20的输入端子20_3。 根据其中驱动器电路20是例如次级同步驱动器4303A的实施方案，触发信号致使驱动器电 路20在驱动端子20_8处产生关闭信号，例如，逻辑低电压信号，其在可为（例如）约100 纳秒（ns)的内部处理延迟之后关闭晶体管或整流器50。
[0040] 另外，控制模块12B在输出端子12BM处产生控制信号，所述控制信号被传输到回 扫控制电路14的零电流检测输入端14_1。对输入端子14_1处的零电流检测信号响应，即 在关闭晶体管50之后，回扫控制电路14在输出端子14_5处产生驱动信号，其接通晶体管 35以开始对与变压器30的初级侧关联的绕组充电，即对初级绕组充电。
[0041] 因此，同步整流控制模块12B操作以使次级侧34充当电力转换器10B的主控制或 主控制器，并且使初级侧32充当从属控制器或从属件，以在接通晶体管35以开始充电阶段 之前关闭整流器50。应当注意，对转换器10B的功耗超过用户限定限制并且致使次级同步 接通时间增加响应，转换器10B被配置来进入连续传导操作模式，以抑制操作频率的进一 步降低。抑制操作频率降低的优点是它避免了使用大变压器来解决初级侧电感饱和问题。 [0042] 图3是根据本实用新型的另一个实施方案的电力转换器10C的电路示意图。电力 转换器10C包括连接到同步整流控制模块12C的整流器驱动器电路20。次级同步整流控 制模块12C可称为同步整流控制模块、连续电流模式（CCM)准谐振（QR)回扫控制器、控制 模块或者控制电路。已参照图2对整流器驱动器电路20进行描述。应当注意，模块12C的 配置可与分别在图1和图2中所示的模块12A和12B的配置不同。同步整流控制模块12C 包括具有初级侧82和次级侧84的脉冲变压器80。初级侧82具有也称为初级侧端子80P1 和80P2的端子，并且通过阻抗元件90连接到齐纳二极管86和晶体管88。晶体管88可为η 沟道场效应晶体管，其具有：漏极端子，其充当连接到回扫控制电路14的输入端子14_2的 输出端子12Q ;栅极端子，其连接到齐纳二极管86的阴极和阻抗元件90的端子。晶体管 88具有源极端子，其连接到齐纳二极管86的阳极、脉冲变压器80的初级侧端子80Ρ2,并且 用于接收操作电位V ss的源极。阻抗元件90具有连接到脉冲变压器80的初级侧端子80Ρ1 的另一个端子。
[0043] 次级侧84具有也称为次级侧端子的端子80S1和80S2,其中端子80S1通过能量 存储元件92连接到阻抗元件94的端子，并且端子80S2连接到阻抗元件94的另一个端子。 更具体地，电容器92具有连接到脉冲变压器80的次级侧端子80S1的端子，以及通常连接 到阻抗元件94的端子、连接到二极管98的阴极以形成监测输入端子12C n的端子，所述监 测输入端子12Cn连接到驱动器电路20的输出端子20_8。二极管98的阳极通常连接到二 极管100的阳极、阻抗元件96的端子和能量存储元件102的端子。阻抗元件96的另一个 端子充当输入端子12C I2并且连接到驱动器电路20的输入端子20_1。阻抗元件94和能量 存储元件102具有通常连接到脉冲变压器80的次级侧端子80S2和（例如）地的端子。举 例来说，阻抗元件90、94和96是电阻，并且能量存储元件92和102是电容器。
[0044] 在操作中，同步整流控制模块12C通过次级侧34上的同步整流控制器12C控制准 谐振控制器的初级侧32上的脉冲宽度调制，来实现连续电流模式操作。更具体地，驱动器 电路20将驱动信号DRV提供到晶体管50的栅极和控制模块12C的与电力变压器30的次 级侧34关联的监测输入端12C n。另外，如果电压DRV保持处于逻辑高电平达足够长的时 间td，以将电容器102充电至大于参考电压的电压，那么控制模块12C在输出端子12C Q1 处产生触发信号。应当注意，时间td是用户选定参数，其可根据电阻96的电阻值与电容器 102的电容值的乘积进行选择并且范围可在从例如约1 μ s至约20 μ s。对次级同步接通时 间大于时间td或电容器102的电压大于参考电压电平V#if响应，控制模块12C在二极管100 的阴极处，即在输出端12C M处，产生充当触发信号的信号，其被传输到驱动器电路20的输 入端子20_4。根据其中驱动器电路20是（例如）次级同步驱动器4303A的实施方案，触发 信号致使驱动器电路20在驱动端子20_8处产生关闭信号，例如，逻辑低电压信号，其在延 迟之后关闭晶体管或整流器50, S卩，将电力转换器10C的定时器电压（例如像电容器92上 的电压）与参考电压进行比较并且对定时器电压大于参考电压达预定时间段t d响应， 产生关闭晶体管50的控制信号。
[0045] 更具体地，对驱动信号DRV处于约接地电平响应，晶体管50关闭或不导通，并且二 极管100的阴极因其连接到输入端20_7而处于大体上与接地相等的电压电平。在这种配 置中，电容器102与二极管100并联，并且放电至与跨二极管100的正向压降大体上相等的 电压，例如，约0. 3伏至约0. 8伏。对驱动信号DRV处于足以使晶体管50接通的电平响应， 二极管98充当阻塞二极管并且开始对定时电容器102充电，即增加定时电容器102上的电 压。对定时电容器102上的电压大于通过二极管100的触发电平响应，激活触发信号，从而 断开晶体管50。如以上所论述，参考电压V #it由驱动器电路20产生，其中将输出端12CQ1处 来自定时电容器102的电压与参考电压V #it进行比较，以产生触发信号，其致使驱动器电路 20产生驱动信号DRV。对电阻94上的驱动信号DRV从高电压电平转换到低电压电平响应， 定时电容器102开始放电并且负脉冲被传输通过电容器92并施加到变压器80上。将负脉 冲传送到变压器80的初级侧，作为端子80P1处的正脉冲。
[0046] 端子80P1处的正脉冲接通晶体管88,所述晶体管88将大体上零伏电压置于端子 14_1上，即，控制模块12C产生控制信号，所述控制信号通过输出端12Q传输到回扫控制 电路14的零电流检测输入端14_1。对输入端子14_1处的零电流检测信号响应，回扫控制 电路14在输出端子14_5处产生接通晶体管35的驱动信号，以开始对与变压器30的初级 侧关联的绕组充电，即对初级绕组充电。对初级绕组充电之后，晶体管35断开并且晶体管 50接通，从而开始新的循环。应当注意，可限制晶体管88的接通时间，以使其对晶体管35 接通响应而关闭。晶体管88的接通时间可由电容器92的电容值控制。
[0047] 因此，同步整流控制模块12操作以使次级侧34充当电力转换器10C的主控制，并 且初级侧32充当从属控制器或从属件，以在接通晶体管35以开始充电阶段之前关闭整流 器50。
[0048] 图4是根据本实用新型的另一个实施方案的电力转换器10D的电路示意图。电力 转换器10D包括连接到次级同步整流控制模块12D的整流器驱动器电路20。次级同步整流 控制模块12D可称为同步整流控制模块、连续电流模式（CCM)准谐振（QR)回扫控制器、控 制模块或者控制电路。已参照图2对整流器驱动器电路20进行描述。应当注意，模块12D 的配置可与分别在图1、图2和图3中所示的模块12A、12B和12C的配置不同。同步整流控 制模块12D包括具有初级侧82和次级侧84的脉冲变压器80。已参照图3对电路元件和连 接到次级侧84的电路元件的配置进行描述。
[0049] 阻抗元件104具有连接到脉冲变压器80的初级侧端子80P1的端子和连接到能量 存储元件106的端子的端子。能量存储元件106具有通常连接到二极管108的阳极和二极 管110的阴极的另一个端子。二极管110的阳极连接到二极管112的阴极以形成输出端子 12D Q2，其连接到回扫控制电路14的输入端子14_1。二极管112的阳极、二极管108的阴极 和脉冲变压器80的初级侧端子80P1通常连接在一起并且用于接收操作电位（例如像操作 电位V ss)的源极。举例来说，阻抗元件104是电阻并且能量存储元件106是电容器。
[0050] 在操作中，同步整流控制模块12D通过次级侧34上的同步整流控制器12D控制准 谐振控制器的初级侧32上的脉冲宽度调制，来实现连续电流模式操作。更具体地，驱动器 电路20将驱动信号提供到晶体管50的栅极和控制模块12D的与电力变压器30的次级侧 34关联的监测输入端12D n。另外，如果电压DRV保持处于逻辑高电平达足够长的时间td， 以将电容器102充电至大于参考电压的电压，那么控制模块12D在输出端子12D ra处产 生触发信号。应当注意，时间td是用户选定参数，其可根据电阻96的电阻值与电容器102 的电容值的乘积进行选择并且范围可在从例如约1 μ s至约20 μ s。对次级同步接通时间大 于用户限定时间td或电容器102的电压大于参考电压电平V#if响应，控制模块12D在二极 管100的阴极处，即在输出端12?处产生充当触发信号的信号，其被传输到驱动器电路20 的输入端子20_4。根据其中驱动器电路20是例如次级同步驱动器4303A的实施方案，触发 信号致使驱动器电路20在驱动端子20_8处产生关闭信号，例如，逻辑低电压信号，其在延 迟之后关闭晶体管或整流器50, S卩，将电力转换器10D的定时器电压（例如像电容器92上 的电压）与参考电压进行比较并且对定时器电压大于参考电压达预定时间段t d响应， 产生关闭晶体管50的控制信号。
[0051] 更具体地，对驱动信号DRV处于约接地电平响应，晶体管50关闭或不导通，并且二 极管100的阴极因其连接到输入端20_7而处于大体上与接地相等的电压电平。在这种配 置中，电容器102与二极管100并联，并且放电至与跨二极管100的正向压降大体上相等的 电压，例如，约0. 3伏至约0. 8伏。对驱动信号DRV处于足以使晶体管50接通的电平响应， 二极管98充当阻塞二极管并且开始对定时电容器102充电，即增加定时电容器102上的电 压。对定时电容器102上的电压大于通过二极管100的触发电平响应，激活触发信号，从而 断开晶体管50。如以上所论述，参考电压V #if由驱动器电路20产生，其中将输出端12D01 处来自定时电容器102的电压与参考电压V#if进行比较，以产生致使驱动器电路20产生 驱动信号DRV的触发信号。对电阻94上的驱动信号DRV从高电压电平转换到低电压电平响 应，定时电容器102开始放电并且负脉冲被传输通过电容器92并施加到变压器80上。将 负脉冲传送到变压器80的初级侧，作为端子80P1处的负脉冲。
[0052] 端子80P1处的负脉冲通过电容器106传输到包括二极管108、110和112的二极 管网络。这导致端子14_1处的电压大体上是零伏，即控制模块12在输出端120^处产生控 制信号，其被传输到回扫控制电路14的零电流检测输入端14_1。对输入端子14_1处的零 电流检测信号响应，回扫控制电路14在输出端子14_5处产生驱动信号，其接通晶体管35 以开始对与变压器30的初级侧32关联的绕组充电，即对初级绕组充电。对初级绕组充电 之后，晶体管35断开并且晶体管50接通，从而开始新的循环。应当注意，可限制端子14_1 处出现低电压的时间，以使其对晶体管35响应而关闭。所述时间可由电容器92控制。
[0053] 图5是根据本实用新型的另一个实施方案的包括模块12E的电力转换器10E的电 路示意图。应当注意，模块12E的配置可与分别在图1、图2、图3和图4中所示的模块12A、 12B、12C和12D的配置不同。次级同步整流控制模块12E可称为同步整流控制模块、连续电 流模式（CCM)准谐振（QR)回扫控制器、控制模块或者控制电路。模块12E包括二极管120、 122、124、126和128、阻抗元件130和132以及能量存储元件134和136。应当注意，模块 12E的配置可与分别在图1和图2中所示的模块12A和12的配置不同。更具体地，二极管 120具有阴极，其连接到二极管122的阳极以形成连接到回扫控制电路14的输入端子14_1 的输出端12EM。二极管124具有阳极，其通常连接到二极管122的阴极和能量存储元件134 的端子。能量存储元件134具有另一个端子，其通常连接到阻抗元件130的端子并且连接 到二极管126的阴极以形成输入端12E n，此输入端连接到驱动器电路20的输出端子20_8。 二极管126具有阳极，其通常连接到二极管128的阳极、阻抗元件132的端子以及能量存 储元件136的端子。阻抗元件132的另一个端子充当输入端12E I2，并且连接到驱动器电路 20的输入端子20_1并用于接收输出电压二极管128的阴极充当输出端12EQ1，此输 出端连接到晶体管50的源极端子。二极管120的阳极、二极管124的阴极以及阻抗元件 130和能量存储元件136的另一个端子耦合用于接收操作电位（例如像操作电位Vss)的源 极。举例来说，阻抗元件130和132是电阻，并且能量存储元件134和136是电容器。
[0054] 在操作中，同步整流控制模块12E通过次级侧34上的同步整流控制器控制准谐振 控制器的初级侧32上的脉冲宽度调制，来实现连续电流模式操作。更具体地，驱动器电路 20将驱动信号提供给晶体管50的栅极和控制模块12E的与电力变压器30的次级侧34关 联的监测输入端12E n。另外，如果电压DRV保持处于逻辑高电平达足够长的时间td，以将 电容器136充电至大于参考电压V #if的电压，那么控制模块12E在输出端子12EQ1处产生触 发信号。应当注意，时间td是用户选定参数，其可根据电阻132的电阻值与电容器136的 电容值的乘积进行选择并且范围可在从例如约1 μ s至约20 μ s。对次级同步接通时间大于 用户限定时间td或电容器136的电压大于参考电压电平V#if响应，控制模块12Ε在二极管 128的阴极处，即在输出端12&处，产生充当触发信号的信号，其被传输到驱动器电路20的 输入端子20_4。根据其中驱动器电路20是例如次级同步驱动器4303A的实施方案，触发信 号致使驱动器电路20在驱动端子20_8处产生关闭信号，例如，逻辑低电压信号，其在延迟 之后关闭晶体管或整流器50, S卩，将电力转换器10E的定时器电压（例如像电容器136上的 电压）与参考电压进行比较并且对定时器电压大于参考电压达预定时间段t d响应，产 生关闭晶体管50的控制信号。
[0055] 另外，控制模块12E在输出端12Effi处产生控制信号，其被传输到回扫控制电路14 的零电流检测输入端14_1。类似于通过参照图4所描述的通过电容器92传送控制信号，控 制信号通过电容器134进行传输。对输入端子14_1处的零电流检测信号响应，回扫控制 电路14在输出端子14_5处产生驱动信号，其接通晶体管35以开始对与变压器30的初级 侧32关联的绕组充电，即对初级绕组充电。
[0056] 图6是根据本实用新型的另一个实施方案的电力转换器10F的电路示意图。电力 转换器10F包括连接到同步整流控制模块12F的整流器驱动器电路20A。图6的整流器驱 动器电路20A与图2至图5的整流器驱动器电路20类似，不同之处在于，输入端子20_6耦 合用于调整晶体管50的最大接通时间并且端子20_4耦合用于调制驱动器钳位电平并且在 轻载条件期间关闭驱动器。例如，输入端子20_6可以通过电阻150与电容器152的并联组 合而连接到地，并且通过电阻154连接到齐纳二极管64的阴极。输入端子20_4可通过电 阻156连接到端子30S1，并且通过电阻158以及串联连接的电阻160与二极管162连接到 晶体管50的漏极。电阻158可以通过电容器164连接到端子30S1。
[0057] 初级侧82具有端子80P1和80P2,并且通过阻抗元件90连接到齐纳二极管86和 晶体管88。齐纳二极管86可称为调节元件。晶体管88可为η沟道场效应晶体管，其具有： 漏极端子，其充当连接到回扫控制电路14的输入端子14_1的输出端子12匕；栅极端子，其 连接到齐纳二极管86的阴极和阻抗元件90的端子。晶体管88具有源极端子，其连接到齐 纳二极管86的阳极、脉冲变压器80的初级端子80Ρ2,并且用于接收操作电位V ss的源极。 阻抗元件90具有连接到脉冲变压器80的初级侧端子80P1的另一个端子。
[0058] 次级侧84具有端子80S1和80S2,其中端子80S1通过能量存储元件92连接到驱 动端子20_8,并且端子80S2耦合用于接收操作电位（例如像接地）的源极。更具体地，电 容器92具有连接到脉冲变压器80的次级侧端子80S1的端子，以及连接到驱动器电路20 的输出端子20_8、充当输入端子12&的端子。举例来说，能量存储元件92是电容器。
[0059] 在操作中，同步整流控制模块12C通过次级侧34上的同步整流控制器12F控制准 谐振控制器的初级侧32上的脉冲宽度调制，来实现连续电流模式操作。更具体地，驱动器 电路20将驱动信号DRV提供到晶体管50的栅极和控制模块12F的与电力变压器30的次 级侧34关联的输入端12&。电阻150和154以及电容器152的值经过选择，以设置晶体管 50的最大接通时间。因此，它们经过选择以使驱动器电路20在驱动端子20_8处产生关闭 信号，例如，逻辑低电压信号，其关闭晶体管或整流器50。
[0060] 因此，同步整流控制模块12F操作以使次级侧34充当电力转换器10F的主控制或 主控制器，并且初级侧32充当从属控制器或从属件，以在接通晶体管35以开始充电阶段之 前关闭整流器50。
[0061] 图7是根据本实用新型的另一个实施方案的电力转换器10G的电路示意图。电力 转换器10G的次级侧上的配置与上述电力转换器10F的配置类似。电力转换器10G包括整 流控制模块12G，其具有连接到端子20_8的输入端子12?和连接到Z⑶输入端14_1的输 出端子12G。。整流控制模块12G包括具有初级侧82和次级侧84的变压器80,其中已参照 图4对连接到初级侧的电路系统进行描述，并且参照图6对连接到次级侧的电路系统进行 描述。整流控制模块12B可称为同步整流控制模块、连续电流模式（CCM)准谐振（QR)回扫 控制器、控制模块或者控制电路。
[0062] 电力转换器10G的操作与参照电力转换器10F所描述的操作类似。
[0063] 至此，应当了解，提供了一种电路和一种用于控制电路的方法，所述方法包括通过 次级侧上的同步整流控制器控制准谐振控制器的初级侧上的脉冲宽度调制，来实现连续电 流模式操作。因此，使用变压器的次级侧上的同步整流控制器来控制变压器的初级侧上的 准谐振控制器的脉冲宽度调制，实现连续导通模式操作。
[0064] 应当注意，在可替代的实施方案中，适用于为晶体管50产生接通时间的电路系统 可以与驱动器电路20单片集成。例如，可对输出电压^响应，确定晶体管50接通的最大 接通时间。单片集成最大接通时间的优点是QR控制器可对高载响应而以CCM模式操作，并 且确保晶体管50在流过其中的电流变为零或改变符号之前断开。
[0065] 根据本实用新型的一个方面，提供一种用于控制电路的方法，其包括通过次级侧 上的同步整流控制器控制准谐振控制器的初级侧上的脉冲宽度调制，从而实现连续电流模 式操作。
[0066] 在一个实施例中，进一步包括将电力转换器的定时器电压与参考电压进行比较； 以及对所述定时器电压大于所述参考电压达预定时间段响应，产生第一控制信号。
[0067] 在一个实施例中，进一步包括对所述控制信号响应，关闭整流器。
[0068] 在一个实施例中，其中关闭所述整流器包括关闭晶体管。
[0069] 在一个实施例中，其进一步包括对产生所述第一控制信号响应，产生第二控制信 号，所述第二控制信号在所述电力转换器的初级侧上产生。
[0070] 在一个实施例中，其进一步包括使用所述次级侧控制器作为主控制器并且使用初 级侧控制器作为从属控制器。
[0071] 根据本实用新型的一个方面，提供一种用于控制电力转换器的方法，其包括：提供 具有初级侧和次级侧的电力转换器；监测来自所述次级侧的所述电力转换器的输出电压； 对定时器信号超过参考信号达预定时间响应，关闭来自所述次级侧的整流器；以及在关闭 所述整流器之后，接通所述初级侧上的晶体管。
[0072] 在一个实施例中，其中关闭所述整流器包括在所述次级侧上产生适用于关闭所述 整流器的第一控制信号。
[0073] 在一个实施例中，其中接通所述晶体管包括在所述初级侧上产生第二控制信号。 [0074] 根据本实用新型的一个方面，提供一种电路，包括：第一变压器，其具有初级侧端 子和次级侧端子；初级侧控制电路，其具有第一输入端子，所述初级侧控制电路耦合至所述 第一变压器的所述初级侧端子；次级侧电路，其具有第一输出端子，所述次级侧电路耦合至 所述第一变压器的所述次级侧端子；以及控制电路，其具有第一输入端子和第二输入端子 以及第一输出端子和第二输出端子，所述第一输入端子耦合至所述次级侧电路的所述第一 输出端子，并且所述第一输出端子耦合至所述初级侧控制电路的所述第一输入端子。
[0075] 在一个实施例中，所述次级侧电路进一步包括第一输入端子和第二输入端子以及 第二输出端子，并且其中所述控制电路的所述第二输入端子耦合至所述次级侧电路的所述 第二输出端子，并且所述控制电路的所述第二输出端子耦合至所述次级侧电路的所述第二 输出端子。
[0076] 在一个实施例中，所述控制电路包括：第二变压器，其具有第一初级侧端子和第二 初级侧端子以及第一次级侧端子和第二次级侧端子；第一电路，其耦合至所述初级侧端子； 以及第二电路，其耦合至所述次级侧端子。
[0077] 在一个实施例中，所述第二电路包括：第一能量存储元件，其具有第一端子和第二 端子，所述第一端子耦合至所述第二变压器的所述第一次级侧端子；第一阻抗元件，其具有 第一端子和第二端子，所述第一端子耦合至所述第一能量存储元件，并且所述第二端子耦 合至所述第二变压器的所述第二次级侧端子；第一二极管，其具有阳极和阴极，所述阴极耦 合至所述第一能量存储元件和所述第一阻抗元件；以及第二二极管，其具有阳极和阴极，所 述第一二极管和所述第二二极管的所述阳极耦合在一起。
[0078] 在一个实施例中，所述第二电路进一步包括：第二能量存储元件，其具有第一端 子和第二端子，所述第一端子耦合至所述第一二极管和所述第二二极管的所述阳极；以及 第二阻抗元件，其具有第一端子和第二端子，所述第一端子耦合至所述次级侧电路的第二 输出端，并且所述第二端子耦合至所述第一二极管和所述第二二极管的所述阳极以及所述 第二能量存储元件的所述第一端子。
[0079] 在一个实施例中，所述第一电路包括：第二阻抗元件，其具有第一端子和第二端 子，所述第一端子耦合至所述第一初级侧端子；调节元件，其具有第一端子和第二端子，所 述第一端子耦合至所述第二阻抗元件的所述第二端子；以及晶体管，其具有控制电极以及 第一载流电极和第二载流电极，所述控制电极耦合至所述第二阻抗元件和所述调节元件。
[0080] 在一个实施例中，所述第二变压器的所述第二初级侧端子和所述调节元件的所述 第二端子耦合至所述晶体管的所述第二载流电极。
[0081] 在一个实施例中，所述第一电路包括：第二阻抗元件，其具有第一端子和第二端 子，所述第二阻抗元件的所述第一端子耦合至所述第二变压器的所述第一初级侧端子；第 二能量存储元件，其具有第一端子和第二端子，所述第二能量存储元件的所述第二端子耦 合至所述第二阻抗元件的所述第二端子；第三二极管，其具有阳极和阴极，所述第三二极管 的所述阳极耦合至所述第二能量存储元件的所述第一端子；第四二极管，其具有阳极和阴 极，所述第四二极管的所述阴极耦合至所述第三二极管的所述阳极；以及第五二极管，其具 有阳极和阴极，所述第五二极管的所述阴极耦合至所述第四二极管的所述阳极。
[0082] 在一个实施例中，进一步包括耦合装置，所述耦合装置耦合在所述初级侧控制电 路与所述次级侧电路之间。
[0083] 在一个实施例中，所述耦合装置是光耦合器。
[0084] 在一个实施例中，所述控制电路包括：第一能量存储元件，其具有第一端子和第 二端子；第一阻抗元件，其具有第一端子和第二端子，所述第一阻抗元件的所述第一端子耦 合至所述第一能量存储元件的所述第一端子；第一二极管，其具有阳极和阴极，所述阴极耦 合至所述第一能量存储元件和所述第一阻抗元件；第二二极管，其具有阳极和阴极，所述第 一二极管和所述第二二极管的所述阳极耦合在一起；第二能量存储元件，其具有第一端子 和第二端子，所述第一端子耦合至所述第一二极管和所述第二二极管的所述阳极；以及第 二阻抗元件，其具有第一端子和第二端子，所述第一端子耦合至所述次级侧电路的第二输 出端，并且所述第二端子耦合至所述第一二极管和所述第二二极管的所述阳极以及所述第 二能量存储元件的所述第一端子。
[0085] 在一个实施例中，所述第一电路包括：第三二极管，其具有阳极和阴极，所述阳极 耦合至所述第一能量存储元件的所述第二端子；第四二极管，其具有阳极和阴极，所述第 四二极管的所述阴极耦合至所述第三二极管的所述阳极；以及第五二极管，其具有阳极和 阴极，所述阴极耦合至所述第四二极管的所述阳极并且所述第五二极管的所述阳极耦合至 所述第三二极管的所述阴极。
[0086] 在一个实施例中，所述第二电路包括第一能量存储元件，其具有第一端子和第二 端子，所述第一端子耦合至所述第二变压器的所述第一次级侧端子；并且其中所述第一电 路包括：第一阻抗元件，其具有第一端子和第二端子，所述第一端子耦合至所述第一初级侧 端子；调节元件，其具有第一端子和第二端子，所述第一端子耦合至所述第一阻抗元件的所 述第二端子；以及晶体管，其具有控制电极以及第一载流电极和第二载流电极，所述控制电 极耦合至所述第一阻抗元件和所述调节元件。
[0087] 在一个实施例中，所述第二电路包括第一能量存储元件，其具有第一端子和第二 端子，所述第一端子耦合至所述第二变压器的所述第一次级侧端子；并且其中所述第一电 路包括：第一阻抗元件，其具有第一端子和第二端子，所述第一阻抗元件的所述第一端子耦 合至所述第二变压器的所述第一初级侧端子；第二能量存储元件，其具有第一端子和第二 端子，所述第二能量存储元件的所述第二端子耦合至所述第一阻抗元件的所述第二端子； 第一二极管，其具有阳极和阴极，所述第一二极管的所述阳极耦合至所述第二能量存储元 件的所述第一端子；第二二极管，其具有阳极和阴极，所述第二二极管的所述阴极耦合至所 述第一二极管的所述阳极；以及第三二极管，其具有阳极和阴极，所述第三二极管的所述阴 极耦合至所述第二二极管的所述阳极。
[0088] 尽管在本文中公开了特定实施方案，但并非意图将本实用新型限于所公开的实施 方案。本领域的技术人员将认识到，在不背离本实用新型的精神的情况下，可以做出修改和 变化。本实用新型意图涵盖落入随附权利要求的范围内的所有此类修改和变化。
【权利要求】
1. 一种转换器，其特征在于包括： 第一变压器，其具有初级侧端子和次级侧端子； 初级侧控制电路，其具有第一输入端子，所述初级侧控制电路耦合至所述第一变压器 的所述初级侧端子； 次级侧电路，其具有第一输出端子，所述次级侧电路耦合至所述第一变压器的所述次 级侧端子；以及 控制电路，其具有第一输入端子和第二输入端子以及第一输出端子和第二输出端子， 所述第一输入端子耦合至所述次级侧电路的所述第一输出端子，并且所述第一输出端子耦 合至所述初级侧控制电路的所述第一输入端子。
2. 如权利要求1所述的转换器，其特征在于所述次级侧电路进一步包括第一输入端子 和第二输入端子以及第二输出端子，并且其中所述控制电路的所述第二输入端子耦合至所 述次级侧电路的所述第二输出端子，并且所述控制电路的所述第二输出端子耦合至所述次 级侧电路的所述第二输出端子。
3. 如权利要求2所述的转换器，其特征在于所述控制电路包括： 第二变压器，其具有第一初级侧端子和第二初级侧端子以及第一次级侧端子和第二次 级侧端子； 第一电路，其耦合至所述初级侧端子；以及 第二电路，其耦合至所述次级侧端子。
4. 如权利要求3所述的转换器，其特征在于所述第二电路包括： 第一能量存储元件，其具有第一端子和第二端子，所述第一端子耦合至所述第二变压 器的所述第一次级侧端子； 第一阻抗元件，其具有第一端子和第二端子，所述第一端子耦合至所述第一能量存储 元件，并且所述第二端子耦合至所述第二变压器的所述第二次级侧端子； 第一二极管，其具有阳极和阴极，所述阴极耦合至所述第一能量存储元件和所述第一 阻抗元件；以及 第二二极管，其具有阳极和阴极，所述第一二极管和所述第二二极管的所述阳极耦合 在一起。
5. 如权利要求4所述的转换器，其特征在于所述第二电路进一步包括： 第二能量存储元件，其具有第一端子和第二端子，所述第一端子耦合至所述第一二极 管和所述第二二极管的所述阳极；以及 第二阻抗元件，其具有第一端子和第二端子，所述第一端子耦合至所述次级侧电路的 第二输出端，并且所述第二端子耦合至所述第一二极管和所述第二二极管的所述阳极以及 所述第二能量存储元件的所述第一端子。
6. 如权利要求4所述的转换器，其特征在于所述第一电路包括： 第二阻抗元件，其具有第一端子和第二端子，所述第一端子耦合至所述第一初级侧端 子； 调节元件，其具有第一端子和第二端子，所述第一端子耦合至所述第二阻抗元件的所 述第二端子；以及 晶体管，其具有控制电极以及第一载流电极和第二载流电极，所述控制电极耦合至所 述第二阻抗元件和所述调节元件。
7. 如权利要求6所述的转换器，其特征在于所述第二变压器的所述第二初级侧端子和 所述调节元件的所述第二端子耦合至所述晶体管的所述第二载流电极。
8. 如权利要求4所述的转换器，其特征在于所述第一电路包括： 第二阻抗元件，其具有第一端子和第二端子，所述第二阻抗元件的所述第一端子耦合 至所述第二变压器的所述第一初级侧端子； 第二能量存储元件，其具有第一端子和第二端子，所述第二能量存储元件的所述第二 端子耦合至所述第二阻抗元件的所述第二端子； 第三二极管，其具有阳极和阴极，所述第三二极管的所述阳极耦合至所述第二能量存 储元件的所述第一端子； 第四二极管，其具有阳极和阴极，所述第四二极管的所述阴极耦合至所述第三二极管 的所述阳极；以及 第五二极管，其具有阳极和阴极，所述第五二极管的所述阴极耦合至所述第四二极管 的所述阳极。
9. 如权利要求2所述的转换器，其特征在于进一步包括耦合装置，所述耦合装置耦合 在所述初级侧控制电路与所述次级侧电路之间。
10. 如权利要求9所述的转换器，其特征在于所述耦合装置是光耦合器。
11. 如权利要求2所述的转换器，其特征在于所述控制电路包括： 第一能量存储元件，其具有第一端子和第二端子； 第一阻抗元件，其具有第一端子和第二端子，所述第一阻抗元件的所述第一端子耦合 至所述第一能量存储元件的所述第一端子； 第一二极管，其具有阳极和阴极，所述阴极耦合至所述第一能量存储元件和所述第一 阻抗元件； 第二二极管，其具有阳极和阴极，所述第一二极管和所述第二二极管的所述阳极耦合 在一起； 第二能量存储元件，其具有第一端子和第二端子，所述第一端子耦合至所述第一二极 管和所述第二二极管的所述阳极；以及 第二阻抗元件，其具有第一端子和第二端子，所述第一端子耦合至所述次级侧电路的 第二输出端，并且所述第二端子耦合至所述第一二极管和所述第二二极管的所述阳极以及 所述第二能量存储元件的所述第一端子。
12. 如权利要求11所述的转换器，其特征在于所述控制电路包括： 第三二极管，其具有阳极和阴极，所述阳极耦合至所述第一能量存储元件的所述第二 端子； 第四二极管，其具有阳极和阴极，所述第四二极管的所述阴极耦合至所述第三二极管 的所述阳极；以及 第五二极管，其具有阳极和阴极，所述阴极耦合至所述第四二极管的所述阳极并且所 述第五二极管的所述阳极耦合至所述第三二极管的所述阴极。
13. 如权利要求3所述的转换器，其特征在于所述第二电路包括第一能量存储元件，其 具有第一端子和第二端子，所述第一端子耦合至所述第二变压器的所述第一次级侧端子； 并且其中所述第一电路包括： 第一阻抗元件，其具有第一端子和第二端子，所述第一端子耦合至所述第一初级侧端 子； 调节元件，其具有第一端子和第二端子，所述第一端子耦合至所述第一阻抗元件的所 述第二端子；以及 晶体管，其具有控制电极以及第一载流电极和第二载流电极，所述控制电极耦合至所 述第一阻抗元件和所述调节元件。
14.如权利要求3所述的转换器，其特征在于所述第二电路包括第一能量存储元件，其 具有第一端子和第二端子，所述第一端子耦合至所述第二变压器的所述第一次级侧端子； 并且其中所述第一电路包括： 第一阻抗元件，其具有第一端子和第二端子，所述第一阻抗元件的所述第一端子耦合 至所述第二变压器的所述第一初级侧端子； 第二能量存储元件，其具有第一端子和第二端子，所述第二能量存储元件的所述第二 端子耦合至所述第一阻抗元件的所述第二端子； 第一二极管，其具有阳极和阴极，所述第一二极管的所述阳极耦合至所述第二能量存 储元件的所述第一端子； 第二二极管，其具有阳极和阴极，所述第二二极管的所述阴极耦合至所述第一二极管 的所述阳极；以及 第三二极管，其具有阳极和阴极，所述第三二极管的所述阴极耦合至所述第二二极管 的所述阳极。
【文档编号】H02M1/08GK203872042SQ201420082321
【公开日】2014年10月8日 申请日期:2014年2月26日 优先权日:2013年3月4日
【发明者】J-P·洛弗尔 申请人:半导体元件工业有限责任公司