包括开关元件、整流元件和电荷存储元件的电路的制作方法

包括开关元件、整流元件和电荷存储元件的电路的制作方法
【专利摘要】一种包括开关元件、整流元件和电荷存储元件的电路可包括一对开关元件，所述开关元件具有电连接到电源端子的端子，且具有电连接到输出端子的其它端子。所述电路可包括整流元件和一个或多个电荷存储元件。所述电路可用作降压转换器。所述整流元件和电荷存储元件可帮助减少在正常操作期间所述电路的输出端子处的振铃，且减小在开关操作期间超过所述电路内的开关元件的载流电极之间的击穿电压的可能性。
【专利说明】包括开关元件、整流元件和电荷存储元件的电路

【技术领域】
[0001] 本实用新型涉及包括开关元件、整流元件和电荷存储元件的电路。

【背景技术】
[0002] 绝缘栅场效应晶体管（IGFET)是常见类型的功率开关设备。IGFET可被连接以提 供开关电路，如图1中的开关电路100,其允许输出电压大体上处在电源102的较高电压或 较低电压。两个η沟道IGFET122和124被连接使得IGFET122的漏极电连接到电源102的正 极端子，且IGFET124的源极被电连接到电源102的负极端子。IGFET122的源极和IGFET124 的漏极电连接到提供V wt的输出端子。IGFET122和124的栅极电连接到提供Vinl和Vin2的 输入端子。
[0003] 输入端子控制开关电路100。理想地，当IGFET122和124的状态被切换使得 IGFET122开启且IGFET124关闭时，在输出端子处没有任何电压过冲，电压下冲，或振铃(过 冲电压与下冲电压之间振荡)的情况下，U将立即为电源102的正极端子的电压。理想地， 当IGFET122与124的状态被切换使得IGFET122关闭且IGFET124开启时，在输出端子处没 有任何电压过冲、电压下冲或振铃(过冲电压与下冲电压之间振荡）的情况下，将立即为 电源102的负极端子的电压。
[0004] 切换电路100不是理想的且在IGFET122的源极、IGFET124的漏极与输出端子Vwt 之间具有寄生特性，虽然这三者彼此电连接。寄生特性可被模拟为寄生元件，如寄生电阻和 寄生电感，其在图中的虚线框内表示。在开关电路100中，寄生特性用在IGFET122的源极 与输出端子之间串联连接的寄生电阻132和寄生电感134模拟。如随后将在本说明书中讨 论，寄生特性可在输出节点处导致振铃，其可包括可超过IGFET124的漏极到源极击穿电压 的显著电压过冲，损害耦接到输出端子的负载(未图示）或另外的不利影响。 实用新型内容
[0005] 本实用新型提供了一种电路，其特征在于包括：第一开关元件，其具有第一载流电 极和第二载流电极；第二开关元件，其具有第一载流电极和第二载流电极，其中所述第二开 关元件的所述第一载流电极耦接到所述第一开关元件的所述第二载流电极；第一整流元 件，其具有阳极和阴极，其中所述第一整流元件的所述阳极耦接到所述第一开关元件的所 述第二载流电极，且所述第一整流元件的所述阴极耦接到所述第一开关元件的所述第一载 流电极；第二整流元件，其具有阳极和阴极，其中所述第二整流元件的所述阳极耦接到所述 第二开关元件的所述第二载流电极，且所述第二整流元件的所述阴极耦接到所述第二开关 元件的所述第一载流电极；和第一电荷存储元件，其具有第一端子和第二端子，其中所述第 一电荷存储元件的所述第一端子耦接到所述第一整流元件的所述阴极，且所述第一电荷存 储元件的所述第二端子耦接到所述第二开关元件的所述第二载流电极。
[0006] 根据一方面，本实用新型的特征在于进一步包括：第二电荷存储元件，其具有第一 端子和第二端子，其中所述第二电荷存储元件的所述第一端子耦接到所述第一开关元件的 所述第一载流电极，且其中所述第二电荷存储元件的所述第二端子耦接到所述第二整流元 件的所述阳极。
[0007] 根据一方面，本实用新型的特征在于所述第一整流元件、所述第二整流元件或所 述第一整流元件和第二整流元件的每个包括肖特基二极管或pn结二极管。
[0008] 根据一方面，本实用新型的特征在于所述第一整流元件、所述第二整流元件或所 述第一整流元件和第二整流元件的每个包括并联电连接的肖特基二极管和pn结二极管； 所述第一整流元件具有不大于所述第一开关元件的漏极到源极击穿电压约2. 0倍的击穿 电压；且所述第二整流元件具有不大于所述第二开关元件的漏极到源极击穿电压约2. 0倍 的击穿电压。
[0009] 根据一方面，本实用新型的特征在于所述第一开关元件是包括栅极的绝缘栅场效 应晶体管，其中所述第一开关元件的所述第一载流电极是漏极，且所述第一晶体管的所述 第二载流电极是源极；且所述第二开关元件是包括栅极的另一绝缘栅场效应晶体管，其中 所述第二开关元件的所述第一载流电极是漏极，且所述第二开关元件的所述第二载流电极 是源极。
[0010] 本实用新型提供了一种电路，其特征在于包括：高侧晶体管，其具有第一载流电极 和第二载流电极；低侧晶体管，其具有第一载流电极和第二载流电极，其中所述低侧晶体管 的所述第一载流电极耦接到所述高侧晶体管的所述第二载流电极；整流元件，其具有阳极 和阴极，其中所述整流元件的所述阳极耦接到所述高侧晶体管的所述第二载流电极，且所 述整流元件的所述阴极耦接到所述高侧晶体管的所述第一载流电极；和电荷存储元件，其 具有第一端子和第二端子，其中所述电荷存储元件的所述第一端子耦接到所述高侧晶体管 的所述第一载流电极，且所述电荷存储元件的所述第二端子耦接到所述低侧晶体管的所述 第二载流电极。
[0011] 根据一方面，本实用新型的特征在于所述电荷存储元件包括电容器并且具有电 容，所述高侧晶体管、所述低侧晶体管或所述高侧晶体管和低侧晶体管的每个具有在其对 应的第一载流电极与第二载流电极之间的电容，且所述电容与其对应的第一载流电极和第 二载流电极之间的电容的比率是至少1. 5:1。
[0012] 根据一方面，本实用新型的特征在于所述整流元件包括并联电连接的肖特基二极 管和pn二极管。
[0013] 根据一方面，本实用新型的特征在于所述整流元件具有不大于所述高侧晶体管的 漏极到源极击穿电压约2. 0倍的击穿电压。
[0014] 本实用新型提供了一种开关电路，其特征在于包括：高侧晶体管，其具有源极、栅 极和漏极，其中：所述高侧晶体管的所述漏极电连接到第一电源端子；所述高侧晶体管的 所述栅极电连接到所述开关电路的第一输入；且所述高侧晶体管的所述源极电连接到所述 开关电路的输出端子；低侧晶体管，其具有源极、栅极和漏极，其中：所述低侧晶体管的所 述漏极电连接到所述输出端子；所述低侧晶体管的所述栅极电连接到所述开关电路的第 二输入；和所述低侧晶体管的所述源极电连接到第二电源端子；第一肖特基二极管，其具 有阳极和阴极，其中所述第一肖特基二极管的所述阳极电连接到所述输出端子，且所述第 一肖特基二极管的所述阴极电连接到所述第一电源端子；第二肖特基二极管，其具有阳极 和阴极，其中所述第二肖特基二极管的所述阳极电连接到所述第二电源端子，且所述肖特 基二极管的所述阴极电连接到所述输出端子；第一电容器，其具有第一端子和第二端子，其 中所述第一电容器的所述第一端子电连接到所述第一电源端子，且所述第一电容器的所述 第二端子电连接到所述第二电源端子；和第二电容器，其具有第一端子和第二端子，其中 所述第二电容器的所述第一端子电连接到所述第一电源端子，且所述第二电容器的所述第 二端子电连接到所述第二电源端子，其中：所述第一电容器和第二电容器的每个具有在约 1. 5nF至约40nF的范围内的电容；以及所述第一肖特基二极管和第二肖特基二极管的每个 具有不大于所述低侧晶体管和高侧晶体管的每个的漏极到源极击穿电压约2. 0倍的击穿 电压。

【专利附图】

【附图说明】
[0015] 实施方案通过举例来图示，且不在附图中受限制。
[0016] 图1包括开关电路的图(现有技术)。
[0017] 图2包括根据实施方案的电路的图。
[0018] 图3包括根据特定实施方案的图2中的电路的图，其具有特定电路元件。
[0019] 图4包括图3的电路的图，其中寄生特性用寄生电路兀件表不。
[0020] 图5包括图不根据图1和图4的电路在输出端子处的电压从相对低电压改变到相 对商电压之后的输出电压的图。
[0021] 技术人员了解到，图中的元件为简单和清楚起见而图示，且不一定按比例绘制。例 如，图中元件的一些尺寸可相对于其它元件夸大，以帮助改善对本实用新型实施方案的理 解。另外，为概念的简单起见，由单个电路元件表示的一些结构可实际上对应于串联、并联 或以某些其它串联和并联组合连接的多个物理元件。

【具体实施方式】
[0022] 与图结合的下文描述被提供来帮助理解本文中公开的教导。下文的讨论将关注教 导的特定实施和实施方案。提供这种关注来帮助描述所述教导，且不应被解译为对本教导 的范畴或适用性的限制。然而，本申请中当然可利用其它教导。
[0023] 如本文中所使用，术语"耦接"意在意味着两个或多个电子组件、电路、系统或（1) 至少一个电子组件、（2)至少一个电路、或（3)至少一个系统的任何组合以信号(例如，电流， 电压或光学信号）可从一个传递到另一个的这样一种方式的连接、链接或关联。"耦接"的 非限制性实例可包括在电子组件、电路之间的电连接或具有在其间连接的开关(例如，晶体 管）的电子组件，或类似物。
[0024] 关于电子组件、电路或其部分的术语"电连接"意在意味着所述两个或多个电子组 件、电路或至少一个电子组件和至少一个电路的任何组合不具有位于其间的任何干预电子 组件。寄生电阻、寄生电容、寄生电感或其任何组合就本定义的目的而言不被考虑为电子组 件。在一个实施方案中，当电子组件彼此被电短路且位于大体上相同电压时，电子组件被电 连接。
[0025] 术语"正常操作"和"正常操作状态"指电子组件或设备处在被设计来操作的条件 下。所述条件可从关于电压、电流、电容、电阻或其它电气条件的数据表或其它信息而获得。 因此，正常操作不包括操作远超过其设计限制的电子组件或设备。
[0026] 术语"功率晶体管"意在意味着能够当场效应或双极晶体管处于关闭状态时在场 效应晶体管的漏极与源极之间或在双极晶体管的集电极与发射极之间维持至少10V差异 的晶体管。
[0027] 术语"包括"（comprises, comprising, includes, including)、"具有" (has, having)或其任何其它变化意在覆盖非排他性包括。例如，包括特征列表的方法、物品 或装置不一定仅限于那些特征，而是可包括没有明确列出或这种方法、物品或装置所固有 的其它特征。此外，除非明确相反地陈述，否则"或"指的是包含性的或且并非指排他性的 或。例如，条件A或B被以下项的任何一个所满足:A为真(或存在）且B为假(或不存在)， A为假(或不存在）且B为真(或存在)，且A和B两者都为真(或存在)。
[0028] 另外，使用"一个"（a或an)是用来描述本文中描述的元件和组件。这仅是出于方 便且给出本实用新型范畴的一般意义来完成。这个描述应被阅读来包括一个或至少一个， 且单数也包括复数，或反之亦然，除非显然其有另外意义。例如，当在本文中描述单项时，可 代替单项使用多于一项。类似地，在本文中描述多于一项时，单项可取代所述多于一项。
[0029] 除非另外定义，否则本文中使用的所有技术和科学术语具有与本领域一般技术人 员通常所理解的本实用新型所属的相同意义。材料、方法和实例仅为说明性的且并非意在 成为限制。在本文中没有描述的一定程度上，关于特定材料和处理行为的许多细节是常规 的，且可在半导体和电子领域内的教科书和其它来源中找到。
[0030] 一种电路可包括一对开关元件，所述开关元件具有电连接到电源端子的端子，且 具有电连接到输出端子的其它端子。所述电路可包括一个或多个整流元件，其与对应的开 关元件并联电连接。所述电路还可以包括在电源的端子之间电连接的一个或多个电荷存储 元件。在特定实施方案中，开关元件是晶体管，且每个晶体管具有与晶体管并联电连接的对 应整流元件。整流元件可以是pn结二极管，肖特基二极管或其任何组合。存储元件可以是 具有平行板电容器结构，晶体管结构或类似物的电容器。在特定实施方案中，电容器被实施 使得电容器的电极与电源端子之一之间的寄生特性显著小于电容器的另一电极与电源另 一端子的寄生特性。在特定实施方案中，电路可以是降压转换器。关于电路的细节关于如 下文描述的特定实施方案而更好理解，其中这些实施方案仅是说明性的，且不限制本实用 新型的范畴。
[0031] 图2包括根据实施方案的电路200的图。电源202将电力提供到电路200,且包括 正极端子和耦接到接地的负极端子。在另一实施方案中，可使用多于一个电源，或电源202 的端子的仅一个被耦接到电路200。在另外实施方案中，电路200耦接到电源的端子，所述 电源具有并非处于接地电位的端子。电源202可提供1V、5V、12V、19V或另一适当电压的额 定电压。在特定实施方案中，电源202是直流（DC)电源。电源202可包括电池、发电机、交 流发电机、电容器或可将电力提供到电路202的另一适当设备。如果需要或期望，可使用额 外电路。例如，当电源202是交流发电机时，可使用桥式整流器(未图示）或另一适当电路， 且电路200接收DC电压，而非交流（AC)电压。在特定实施方案中，电源202的端子电连接 到电路200。
[0032] 电路200包括开关元件222,其具有耦接到电源202的正极端子的载流端子，和耦 接到提供V wt的电路200的输出端子的另一载流端子。电路200包括开关元件224,其具有 耦接到电源202的负极端子的载流端子，和耦接到输出端子的另一载流端子。开关元件222 和224具有耦接到电路200的输入端子的控制电极，其分别将Vinl和Vin2提供到电路200。
[0033] 开关元件222和224可为场效应晶体管，双极晶体管，对于开关电路的另一适当开 关元件结构或其任何组合。开关元件222和224的每个可包括并联连接的多个晶体管结构， 使得晶体管结构的组合电等效于单个晶体管。
[0034] 电路200还包括整流元件242和244。整流元件242具有耦接到电源202的负极 端子的阳极，和耦接到开关元件222和224的载流电极的阴极。整流元件244具有耦接到 开关元件222和224的载流电极的阳极，和耦接到电源202的正极端子的阴极。
[0035] 整流元件242和244可以是pn结二极管，肖特基二极管，另一适当的整流元件结 构，或其任何组合。整流元件242和244的每个可包括并联连接的多个二极管，使得二极管 的组合电等效于单个二极管。
[0036] 电路200又还包括电荷存储元件262和264。电荷存储元件262具有耦接到电源 202的正极端子的电极，和耦接到整流元件242的阳极的另一电极。电荷存储元件264具有 耦接到整流元件244的阴极的电极，和耦接到电源202的负极端子的另一电极。
[0037] 电荷存储元件262和264可以平行板电容器结构、场效应晶体管结构、另一适当的 电荷存储元件结构或其任何组合的形式。电荷存储元件262和264的每个可包括并联连接 的多个结构，使得结构的组合电等效于单个电容器。
[0038] 图3包括特定电路300的图，其是根据实施方案的电路200的非限制实施。如图3 中图示的电路300是开关电路，且更特定而言是降压转换器，且可被用作高频电压调节器。 图2中的开关元件222和224是图3中的η沟道IGFET322和324。IGFET322和324使其 主体绑定到其源极。
[0039] IGFET322和324的活动区形成pn结二极管。IGFET322和324的pn结二极管可 用于确定可跨IGFET322和324的漏极和源极维持的最大可持续电压差。这种电压差可称 为漏极到源极击穿电压。开关电路200的正常操作电压可在选择IGFET时确定击穿电压。 击穿电压可为电源202端子之间的电压的至少两倍。例如，如果电源202具有12V的额定 电压，那么IGFET322和324可具有至少约24V的漏极到源极击穿电压。在非限制性实施方 案中，IGFET322和324的漏极到源极击穿电压为至少约30V。IGFET322和324可具有约相 同的漏极到源极击穿电压或不同的漏极到源极击穿电压。如随后将在本说明书中讨论，整 流元件和电荷存储元件帮助减小在一个或两个IGFET的状态改变之后的过度时间期间不 发生IGFET的漏极到源极击穿的可能性。
[0040] 图2中的整流元件242和244是图3中的肖特基二极管342和344。在另一实施 方案中，肖特基二极管342和344的每个可被pn二极管，或pn结二极管和肖特基二极管的 组合代替。反向偏置击穿电压可为不大于漏极到源极击穿电压的约2.0倍。在特定实施方 案中，反向偏置击穿电压可为不大于漏极到源极击穿电压的约1. 5倍，且在更特定的实施 方案中，反向偏置击穿电压可为不大于漏极到源极击穿电压的约1.2倍。在甚至更特定的 实施方案中，反向偏置击穿电压可为不大于漏极到源极击穿电压的约1.0倍。肖特基二极 管342和344可具有相同的反向偏置击穿电压或不同的反向偏置击穿电压。在实施方案中， 整流元件242,整流元件244,或整流元件242和244的每个可包括多个二极管，其中所述二 极管的至少一个具有如前文描述的反向偏置击穿。在特定实施方案中，组成整流元件242、 整流元件244或整流元件242和244的每个的一组二极管内的所有二极管可具有如前文描 述的反向偏置击穿。
[0041] 图2中的电荷存储元件262和264是图3中的电容器362和364。电容器362、电 容器364或电容器362和364的每个的电容与IGFET322、IGFET324或IGFET322和324的 每个的漏极到源极电容的比率可为至少约1.5:1。在特定实施方案中，电容器362、电容器 364或电容器362和364的每个的电容与漏极到源极电容可为至少约2:1，且在一些更特定 实施方案中，电容器362、电容器364或电容器362和364的每个的电容与漏极到源极电容 可为至少约4:1。在另一实施方案中，电容器362、电容器364或电容器362和364的每个 的电容与漏极到源极电容可为不大于约25:1。在特定实施方案中，电容器362、电容器364 或电容器362和364的每个的电容与漏极到源极电容可为不大于约16:1，且在更特定实施 方案中，电容器362、电容器364或电容器362和364的每个的电容与漏极到源极电容可为 不大于约9:1。
[0042] 电容器362、电容器364或电容器362和364的每个的电容可以绝对(而非相对)术 语来表达。在实施方案中，电容器362、电容器364或电容器362和364的每个的电容可为 至少约80pF。在特定实施方案中，电容器362、电容器364或电容器362和364的每个的电 容可为至少约200pF，且在更特定实施方案中，电容器362、电容器364或电容器362和364 的每个的电容可为至少约1. 5nF。在另一实施方案中，电容器362、电容器364或电容器362 和364的每个的电容可为不大于约40nF。在特定实施方案中，电容器362、电容器364或电 容器362和364的每个的电容可为不大于约30nF，且在更特定实施方案中，电容器362、电 容器364或电容器362和364的每个的电容可为不大于约20nF。在另外实施方案中，电容 器362、电容器364或电容器362和364的每个的电容可在约1. 5nF至约40nF的范围中。
[0043] 对于电路200和300内的电子元件已提供许多值。这些值被提供来说明，且并非 限制如本文中描述的概念的范畴。在阅读本说明书之后，技术人员将了解，绝对值或相对值 的选择取决于电路操作的特定应用或环境。
[0044] 在如图2和图3中的200和300中所描述的电路中，电路元件之间的耦接可为电连 接。关于图3,电路300的输出节点可包括IGFET322的源极、IGFET324的漏极、肖特基二极 管342的阴极和肖特基二极管344的阳极。另一节点可包括电源202的正极端子，IGFET322 的漏极，电容器362和364的电极和肖特基二极管344的阴极。另外的节点可包括电源202 的负极端子，IGFET324的源极、电容器362和364的其它电极，和肖特基二极管342的阳极。
[0045] 图3中的电路300由于组件之间的互连而不考虑寄生特性。例如，IGFET322和324 可在不同晶片上且包括金属条，以将IGFET322的源极、IGFET324的漏极和输出端子彼此电 连接。这些连接可具有可显著影响电路操作的寄生特性。当模拟所述电路时可使用寄生特 性。
[0046] 图4包括类似于图3中的电路300的电路400。电路400包括图示于虚线框内的 寄生电阻和寄生电感。寄生电阻器432和寄生电感器434在肖特基二极管342的阴极与输 出端子之间串联电连接。比起电源202的负极端子，肖特基二极管342和电容器362物理 上定位成更接近于IGFET322。电源202的负极端子与肖特基二极管342和电容器362的每 个之间的寄生特性比IGFET322与肖特基二极管342和电容器362的每个之间的寄生特性 更显著。因此，寄生特性使用在电源202的负极端子与肖特基二极管342和电容器362的每 个之间串联连接的寄生电阻器452和寄生电感器454模拟。比起电源202的正极端子，肖 特基二极管344和电容器364物理上定位成更接近于IGFET324。电源202的正极端子与肖 特基二极管344和电容器364的每个之间的寄生特性比IGFET324与肖特基二极管344和 电容器364的每个之间的寄生特性更显著。因此，寄生特性使用在电源202的正极端子与 肖特基二极管344和电容器364的每个之间串联连接的寄生电阻器472和寄生电感器474 模拟。
[0047] 出于模拟的目的，图1和图4中的寄生电阻器可分派小于ΙπιΩ的值，且图1和图 4中的寄生电感器可分派小于InH的值。虽然电感相对较低，但是如本文中描述的电路(包 括图1)操作于以显著电流的约1MHz数量级的频率下，所述电流超过数字逻辑电路(如存储 器）中使用的晶体管的常见电流1000倍。电压与电感之间的关系是V=L*(di/dt)，且因此 非常大的di/dt值可导致振铃，如将在图1的电路中所见。
[0048] 如本文中描述的电路可用作移动电子设备(如膝上型计算机、上网本、桌面个人计 算机或类似物）的高频电压调节器。在非限制性实施方案中，电源可为12VDC的电池。在 移动电子设备的正常操作期间，电池可连接到充电器，且跨电源的端子的电压可到达高达 19V。因此，电路需要能够承受这种电压。
[0049] 许多不同方面和实施方案是可行的。在下文描述那些方面和实施方案中的一些。 在阅读本说明书之后，技术人员将了解，那些方面和实施方案仅是说明性的且不限制本实 用新型的范畴。实施方案可根据任何一个或多个如下文列出的项。
[0050] 项1. 一种电路，其包括：第一开关元件，其具有第一载流电极和第二载流电极；和 第二开关元件，其具有第一载流电极和第二载流电极，其中所述第二开关元件的所述第一 载流电极耦接到所述第一开关元件的所述第二载流电极。所述电路还可以包括第一整流元 件和第二整流元件，其各具有阳极和阴极。所述第一整流元件的所述阳极可耦接到所述第 一开关元件的所述第二载流电极，且所述第一整流元件的所述阴极可耦接到所述第一开关 元件的所述第一载流电极。所述第二整流元件的所述阳极可耦接到所述第二开关元件的所 述第二载流电极，且所述第二整流元件的所述阴极可耦接到所述第二开关元件的所述第一 载流电极。所述电路又还可以包括第一电荷存储元件，其具有第一端子和第二端子，其中所 述第一电荷存储元件的所述第一端子耦接到所述第一整流元件的所述阴极，且所述第一电 荷存储元件的所述第二端子耦接到所述第二开关元件的所述第二载流电极。
[0051] 项2.根据项1所述的电路，其进一步包括：第二电荷存储元件，其具有第一端子和 第二端子，其中所述第二电荷存储元件的所述第一端子耦接到所述第一开关元件的所述第 一载流电极，且其中所述第二电荷存储元件的所述第二端子耦接到所述第二整流元件的所 述阳极。
[0052] 项3.根据项2所述的电路，其中所述第一电荷存储元件、所述第二电荷存储元件 或所述第一电荷存储元件和第二电荷存储元件的每个包括电容器。
[0053] 项4.根据项3所述的电路，其中所述第一电荷存储元件、所述第二电荷存储元件 或所述第一电荷存储元件和第二电荷存储元件的每个具有至少约80pF的电容。
[0054] 项5.根据项3所述的电路，其中所述第一电荷存储元件、所述第二电荷存储元件 或所述第一电荷存储元件和第二电荷存储元件的每个具有在约1. 5nF至约40nF的范围内 的电容。
[0055] 项6.根据项3所述的电路，其中所述第一电荷存储元件、所述第二电荷存储元件 或所述第一电荷存储元件和第二电荷存储元件的每个具有特定电容；所述第一开关元件、 所述第二开关元件或所述第一开关元件和所述第二开关元件的每个具有在其对应的第一 载流电极与第二载流电极之间的电容，且所述特定电容与其对应的第一载流电极与第二载 流电极之间的电容的比率是至少1. 5:1。
[0056] 项7.根据项1所述的电路，其中所述第一整流元件、所述第二整流元件或所述第 一整流元件和第二整流元件的每个包括肖特基二极管或pn结二极管。
[0057] 项8.根据项1所述的电路，其中所述第一整流元件、所述第二整流元件或所述第 一整流元件和第二整流元件的每个包括并联电连接的肖特基二极管或pn结二极管。
[0058] 项9.根据项8所述的电路，其中所述第一整流元件具有不大于所述第一开关元件 的漏极到源极击穿电压约2. 0倍的击穿电压；且所述第二整流元件具有不大于所述第二开 关元件的漏极到源极击穿电压约2. 0倍的击穿电压。
[0059] 项10.根据项1所述的电路，其中所述第一开关元件是包括栅极的绝缘栅场效应 晶体管，其中所述第一开关元件的所述第一载流电极是漏极，且所述第一晶体管的所述第 二载流电极是源极；且所述第二开关元件是包括栅极的另一绝缘栅场效应晶体管，其中所 述第二开关元件的所述第一载流电极是漏极，且所述第二开关元件的所述第二载流电极是 源极。
[0060] 项11.根据项1所述的电路，其中所述电路是电压调节器的开关电路。
[0061] 项12. -种电路，其包括：商侧晶体管，其具有第一载流电极和第-载流电极；和 低侧晶体管，其具有第一载流电极和第二载流电极，其中所述低侧晶体管的所述第一载流 电极耦接到所述高侧晶体管的所述第二载流电极。所述电路还可以包括整流元件，其具有 阳极和阴极，其中所述整流元件的所述阳极耦接到所述高侧晶体管的所述第二载流电极， 且所述整流元件的所述阴极耦接到所述高侧晶体管的所述第一载流电极。所述电路又还包 括电荷存储元件，其具有第一端子和第二端子，其中所述电荷存储元件的所述第一端子耦 接到所述高侧晶体管的所述第一载流电极，且所述电荷存储元件的所述第二端子耦接到所 述低侧晶体管的所述第二载流电极。
[0062] 项13.根据项12所述的电路，其中所述电荷存储元件包括电容器。
[0063] 项14.根据项13所述的电路，其中所述电荷存储元件具有电容，所述高侧晶体管、 所述低侧晶体管或所述高侧晶体管和低侧晶体管的每个具有在其对应的第一载流电极与 第二载流电极之间的电容，且所述电容与其对应的第一载流电极和第二载流电极之间的电 容的比率是至少1.5:1。
[0064] 项15.根据项12所述的电路，其中所述整流元件包括并联电连接的肖特基二极管 和pn二极管。
[0065] 项16.根据项15所述的电路，其中所述整流元件具有不大于所述高侧晶体管的漏 极到源极击穿电压约2. 0倍的击穿电压。
[0066] 项17. -种开关电路，其包括：高侧晶体管，其具有源极、栅极和漏极，其各具有源 极、栅极和漏极。所述高侧晶体管的所述漏极可电连接到第一电源端子，所述高侧晶体管的 所述栅极可电连接到所述开关电路的第一输入；且所述高侧晶体管的所述源极可电连接到 所述开关电路的输出端子。所述低侧晶体管的所述漏极可电连接到所述输出端子；所述低 侧晶体管的所述栅极可电连接到所述开关电路的第二输入；且所述低侧晶体管的所述源极 可电连接到第二电源端子。所述开关电路还可以包括第一肖特基二极管和第二肖特基二极 管，其各具有阳极和阴极。所述第一肖特基二极管的所述阳极可电连接到所述输出端子，且 所述第一肖特基二极管的所述阴极可电连接到所述第一电源端子；且所述第二肖特基二极 管的所述阳极可电连接到所述第二电源端子，且所述肖特基二极管的所述阴极可电连接到 所述输出端子。所述开关电路又还可以包括第一电容器和第二电容器，其各具有第一端子 和第二端子。所述第一电容器的所述第一端子可电连接到所述第一电源端子，且所述第一 电容器的所述第二端子可电连接到所述第二电源端子；且所述第二电容器的所述第一端子 可电连接到所述第一电源端子，且所述第二电容器的所述第二端子可电连接到所述第二电 源端子。
[0067] 项18.根据项17所述的电路，其中所述第一电容器和所述第二电容器的每个具有 在约1.5nF至约40nF的范围内的电容。
[0068] 项19.根据项17所述的电路，其中所述第一肖特基二极管和第二肖特基二极管的 每个具有不大于所述低侧晶体管和高侧晶体管的每个的漏极到源极击穿电压约2. 0倍的 击穿电压。
[0069] 实例
[0070] 本文中描述的概念将在实例中进一步描述，所述实例不限制权利要求中描述的本 实用新型的范畴。实例证实可使用整流元件和电荷存储电容器的组合来减少电源开关电路 的输出端子处的振铃。
[0071] 图1和图4的电路用于产生图5的时序图的数据。将以下值分派给图1和图4中 的寄生电阻和电感器。
[0072] 寄生电阻器 132, 250μ Ω ;
[0073] 寄生电感器 134, 300ρΗ;
[0074] 寄生电阻器 432, 250μ Ω ;
[0075] 寄生电感器 434, 300ρΗ ;
[0076] 寄生电阻器 452,25ι?Ω ;
[0077] 寄生电感器 454, 150ρΗ ;
[0078] 寄生电阻器472,50ι?Ω ;和
[0079] 寄生电感器 474, 250ρΗ。
[0080] 图5包括比较提供乂^的输出端子上的电压的时序图，所述电压作为当电源跨其 端子具有19V时已发生切换情况之后的时间的函数。在t=0时，IGFET122关闭，且IGFET124 开启。输出端子上的电压是约0V。在大约t=15ns时，IGFET124关闭，且接着IGFET122开启。 在t=0时，IGFET322关闭，且IGFET324开启。输出端子上的电压是约0V。在大约t=15ns 时，IGFET324关闭，且接着IGFET322开启。理想地，输出端子上的电压将在没有电压过冲、 下冲或振铃的情况下立即从0V进到19V。图1和图4中图示的电路不是理想的，且因此会 发生电压过冲、电压下冲和振铃。
[0081] 显然，图4中的电路400对比于图1中的电路100提供显著更好的性能。电容器 362和364可快速充电且允许存储过多电荷，且减小电压过冲和电压下冲的量。肖特基二 极管342和344帮助在电压过冲或下冲期间将低阻抗电流路径提供到电容器362和364， 同时当输出端子处在等于电源正极端子和负极端子上的电压的电压下或介于所述电压之 间时阻断电流流动。在没有电容器362和364和肖特基二极管342和344时，如图1中的 电路100, 可到达34V，其超过了 IGFET124的30V的漏极到源极的击穿电压。具有电容 器362和364和肖特基二极管342和344时，如图4中的电路400, 可到达26V，其低于 IGFET324的30V的漏极到源极击穿电压。此外，图4中的电路400的输出端子处所见的振 铃比图1中的电路100的输出端子处大体上快至少15ns不存在。
[0082] 注意，并非所有上文描述的在一般描述或实例中的活动都是必需的，可能不需要 一部分特定活动，且除了那些描述的活动之外，可执行一个或多个另外活动。而且此外，所 列出的活动顺序不一定是其被执行的顺序。
[0083] 已关于特定实施方案描述了利益、其它优点和对问题的解决方案。然而，所出现的 或变得更明显的利益、优点、对问题的解决方案和可导致任何利益、优点或解决方案的任何 特征不被视作任何或所有权利要求的关键、所需或基本特征。
[0084] 本文中描述的实施方案的说明书和图示意在提供各种实施方案的结构的一般理 解。说明书和图示意在作为使用本文中描述的结构或方法的装置和系统的所有元件和特征 的详尽和全面的描述。为清楚起见在本文中描述的单独实施方案的上下文中的某些特征也 可以在单个实施方案中组合提供。相反，为简洁起见在单个实施方案的上下文中描述的各 种特征也可以单独提供或以任何子组合提供。此外，范围中陈述的对值的引用包括所述范 围内的每一个值。许多其它实施方案可能仅在阅读本说明书之后对技术人员显而易见。因 而，本公开被视为是说明性而非限制性的。
【权利要求】
1. 一种电路，其特征在于包括： 第一开关元件，其具有第一载流电极和第二载流电极； 第二开关元件，其具有第一载流电极和第二载流电极，其中所述第二开关元件的所述 第一载流电极耦接到所述第一开关元件的所述第二载流电极； 第一整流元件，其具有阳极和阴极，其中所述第一整流元件的所述阳极耦接到所述第 一开关元件的所述第二载流电极，且所述第一整流元件的所述阴极耦接到所述第一开关元 件的所述第一载流电极； 第二整流元件，其具有阳极和阴极，其中所述第二整流元件的所述阳极耦接到所述第 二开关元件的所述第二载流电极，且所述第二整流元件的所述阴极耦接到所述第二开关元 件的所述第一载流电极；和 第一电荷存储元件，其具有第一端子和第二端子，其中所述第一电荷存储元件的所述 第一端子耦接到所述第一整流元件的所述阴极，且所述第一电荷存储元件的所述第二端子 耦接到所述第二开关元件的所述第二载流电极。
2. 根据权利要求1所述的电路，其特征在于进一步包括： 第二电荷存储元件，其具有第一端子和第二端子， 其中所述第二电荷存储元件的所述第一端子耦接到所述第一开关元件的所述第一载 流电极，且其中所述第二电荷存储元件的所述第二端子耦接到所述第二整流元件的所述阳 极。
3. 根据权利要求1所述的电路，其特征在于所述第一整流元件、所述第二整流元件或 所述第一整流元件和第二整流元件的每个包括肖特基二极管或pn结二极管。
4. 根据权利要求1或2所述的电路，其特征在于： 所述第一整流元件、所述第二整流元件或所述第一整流元件和第二整流元件的每个包 括并联电连接的肖特基二极管和pn结二极管； 所述第一整流元件具有不大于所述第一开关元件的漏极到源极击穿电压2. 0倍的击 穿电压；且 所述第二整流元件具有不大于所述第二开关元件的漏极到源极击穿电压2. 0倍的击 穿电压。
5. 根据权利要求1-3中任意一项所述的电路，其特征在于： 所述第一开关元件是包括栅极的绝缘栅场效应晶体管，其中所述第一开关元件的所述 第一载流电极是漏极，且所述第一开关元件的所述第二载流电极是源极；且 所述第二开关元件是包括栅极的另一绝缘栅场效应晶体管，其中所述第二开关元件的 所述第一载流电极是漏极，且所述第二开关元件的所述第二载流电极是源极。
6. -种电路，其特征在于包括： 高侧晶体管，其具有第一载流电极和第二载流电极； 低侧晶体管，其具有第一载流电极和第二载流电极，其中所述低侧晶体管的所述第一 载流电极耦接到所述高侧晶体管的所述第二载流电极； 整流元件，其具有阳极和阴极，其中所述整流元件的所述阳极耦接到所述高侧晶体管 的所述第二载流电极，且所述整流元件的所述阴极耦接到所述高侧晶体管的所述第一载 流电极；和 电荷存储元件，其具有第一端子和第二端子，其中所述电荷存储元件的所述第一端子 耦接到所述高侧晶体管的所述第一载流电极，且所述电荷存储元件的所述第二端子耦接到 所述低侧晶体管的所述第二载流电极。
7. 根据权利要求6所述的电路，其特征在于所述电荷存储元件包括电容器并且具有电 容，所述高侧晶体管、所述低侧晶体管或所述高侧晶体管和低侧晶体管的每个具有在其对 应的第一载流电极与第二载流电极之间的电容，且所述电容与其对应的第一载流电极和第 二载流电极之间的电容的比率是至少1.5 : 1。
8. 根据权利要求6或7所述的电路，其特征在于所述整流元件包括并联电连接的肖特 基二极管和pn二极管。
9. 根据权利要求8所述的电路，其特征在于所述整流元件具有不大于所述高侧晶体管 的漏极到源极击穿电压2. 0倍的击穿电压。
10. -种开关电路，其特征在于包括： 高侧晶体管，其具有源极、栅极和漏极，其中： 所述高侧晶体管的所述漏极电连接到第一电源端子； 所述高侧晶体管的所述栅极电连接到所述开关电路的第一输入；且 所述高侧晶体管的所述源极电连接到所述开关电路的输出端子； 低侧晶体管，其具有源极、栅极和漏极，其中： 所述低侧晶体管的所述漏极电连接到所述输出端子； 所述低侧晶体管的所述栅极电连接到所述开关电路的第二输入；和 所述低侧晶体管的所述源极电连接到第二电源端子； 第一肖特基二极管，其具有阳极和阴极，其中所述第一肖特基二极管的所述阳极电连 接到所述输出端子，且所述第一肖特基二极管的所述阴极电连接到所述第一电源端子； 第二肖特基二极管，其具有阳极和阴极，其中所述第二肖特基二极管的所述阳极电连 接到所述第二电源端子，且所述肖特基二极管的所述阴极电连接到所述输出端子； 第一电容器，其具有第一端子和第二端子，其中所述第一电容器的所述第一端子电连 接到所述第一电源端子，且所述第一电容器的所述第二端子电连接到所述第二电源端子； 第二电容器，其具有第一端子和第二端子，其中所述第二电容器的所述第一端子电连 接到所述第一电源端子，且所述第二电容器的所述第二端子电连接到所述第二电源端子； 其中： 所述第一电容器和第二电容器的每个具有在1. 5nF至40nF的范围内的电容；以及 所述第一肖特基二极管和第二肖特基二极管的每个具有不大于所述低侧晶体管和高 侧晶体管的每个的漏极到源极击穿电压2. 0倍的击穿电压。
【文档编号】H02M1/32GK203911749SQ201420082316
【公开日】2014年10月29日 申请日期:2014年2月26日 优先权日:2013年3月11日
【发明者】G·H·罗切尔特, C·卡斯蒂尔 申请人:半导体元件工业有限责任公司