使用数字斜坡模拟-数字转换器的混合模拟-数字转换器和相应的方法
【专利说明】使用数字斜坡模拟-数字转换器的混合模拟-数字转换器和相应的方法
[0001 ]本申请要求申请日为2014年8月28日，申请号为62/042,886的美国临时专利的优先权，该美国专利的全部内容均包含在本发明中。
【技术领域】
[0002]本发明所披露的实施例涉及将模拟输入转换为数字输出，更具体的，涉及一种使用数字斜坡模拟-数字转换器的混合模拟-数字转换器和相应的混合模拟-数字转换方法。
【【背景技术】】
[0003]逐次逼近寄存器(SuccessiveApproximat1n Register，SAR)模拟-数字转换器(Analog to Digital Converter，ADC)为通过搜索机制(search scheme)将连续的模拟波形转换为离散的表现的模拟-数字转换器。一种最常见的SAR ADC，开关电容器(switched-capacit0r)(或电荷再分配)SAR ADC，使用由多个电容器构成的开关电容器网络。所述多个电容器基于搜索机制独立地被切换以获得模拟输入的逼近(approximat1n)。
[0004]近年来，基于互补金属氧化物半导体技术，SARADC的操作速度得到改善。在8比特至10比特的分辨率时，SAR ADC每秒可获得几百兆采样点(MS/s)。高速SAR ADC的信号噪声比(Signal-to-Noise Rat1，SNR)主要取决于比较器噪声并通常限定在50dB_60dB。所述比较器的功率消耗可以指数方式增加以抑制所限定的比较时间内的比较器噪声，由此改善所述信号噪声比。关于传统的容噪(noise-tolerant)SAR ADC，其通过使用粗糙的(coarse)比较器来降低第一比特周期内的比较器功率，但精细的(fine)比较器在接下来的比特周期仍然会消耗大量的功率以获得超过60dB的信噪比。关于传统的SAR辅助流水线(SAR-assistedpipelined)ADC，其可不需要低噪声比较器，但会引入级间增益误差(gain error)。而增益校准增加了设计的复杂度。此外，放大器和后面各级将给ADC引发额外的噪声和面积。关于传统的全差分数字斜坡(fully-differential digital slope)ADC，其由于在时间域量化信号而存在固有的低噪声，但是其硬件和分辨率呈指数增长，并且每增加I比特分辨率，其最大转化率将减半。因此，该传统的全差分数字斜坡ADC对于高于8比特的分辨率没有任何吸引力。
[0005]因此，需要一个全新的ADC的设计来获取低功率消耗、低噪声以及高分辨率。
【
【发明内容】
】
[0006]对应于本发明的示范性实施例，本发明提供了一种使用数字斜坡模拟-数字转换器的混合模拟-数字转换器和相应的混合模拟-数字转换方法。
[0007]依据本发明的第一方面，提供了一种典型的混合模拟-数字转换器(ADC)。所述典型的混合ADC包括多个模拟-数字转换电路和一个合并电路。所述多个模拟-数字转换电路分别用于为同一个模拟输入产生局部数字输出，其中，所述多个模拟-数字转换电路包括数字斜坡模拟-数字转换器用于在时间域执行信号量化处理。所述合并电路用于合并所述多个模拟-数字转换电路产生的局部数字输出，以产生所述模拟输入的最终的数字输出。
[0008]依据本发明的第二方面，提供一种典型的混合ADC转换方法。所述典型的混合ADC转换方法包括:执行多个模拟-数字转换，以分别为同一个模拟输入产生局部数字输出，其中，所述多个模拟-数字转换包括数字斜坡模拟-数字转换用于在时间域执行信号量化处理；以及合并所述多个模拟-数字转换产生的多个局部数字输出，以产生所述模拟输入的最终的数字输出。
[0009]在阅读了接下来各图形和图示中描述的本发明的优选的实施例的详细说明之后，对本领域技术人员而言，本发明的目的是显而易见地。
【【附图说明】】
[0010]图1为本发明的一个实施例的普遍的混合模拟-数字转换器ADC的框图。
[0011 ]图2为图1所示的混合ADC的一个示例性实现的简图。
[0012]图3依据本发明的一个实施例示出了由3比特SAR粗糙ADC和4比特数字斜坡ADC构成的6比特混合ADC的操作示例。
[0013]图4为依据本发明的一个实施例的连续时间比较器的电路图。
[0014]图5为依据本发明的一个实施例的具有时间域插值的6比特数字斜坡精细ADC的图不O
【【具体实施方式】】
[0015]在说明书及后续的权利要求当中使用了某些术语来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名称来称呼同一个组件。本文件并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在接下来的说明书及权利要求中，术语“包含”及“包括”为一开放式的用语，故应解释成“包含但不限制于”。此外，“耦接”一词在此包含直接及间接的电性连接手段。因此，如果一个装置耦接于另一个装置，则代表该一个装置可直接电性连接于该另一个装置，或通过其它装置或连接手段间接地电性连接至该另一个装置。
[0016]本发明的主要思想在于，将不同的ADC结构进行合并以创造一个具有不同的ADC结构的优点的混合的ADC。例如，本发明可提供一个合并7比特低功率SAR粗糙ADC和6比特低噪声数字斜坡精细ADC的12比特的混合ADC ο所述提供的混合ADC可为使用28纳米CMOS技术实施的100兆采样点/每秒的SAR辅助数字斜坡ADC，并可在尼奎斯特输入获得64.43dB的信号噪声和失真率(Signal-to-Noise-and-Distort1n rat1，SNDR)以及在提供0.9伏电源时仅存在0.35兆瓦(MW)的功耗。因此，与目前最先进的ADC相比，所提供的混合ADC可具有更小的芯片面积，低功耗，低噪声和高分辨率。所提供的混合ADC的细节将在后续进行描述。
[0017]图1为本发明的一个实施例的普遍的混合模拟-数字转换器ADC的框图。混合ADC100包括多个模拟-数字转换电路102_1-102_N、以及合并电路104。依据实际设计的需要，模拟-数字转换电路102_1-102_N的数量可改变。例如，混合ADC 100可配置为包括两个模拟-数字转换电路102_1-102_N，其中，N = 2。模拟-数字转换电路102_1-102_~用于为同一个模拟输入Ain产生多个局部数字输aD1-DN。在该实施例中，模拟-数字转换电路102_1-102_~包括使用不同ADC结构的多个模拟-数字转换电路。例如，模拟-数字转换电路102 j可为逐次逼近寄存器模拟-数字转换器(例如，开关电容器(或电荷再分配)SAR ADC);而模拟-数字转换电路102_N可为数字斜坡ADC用于在时间域实施信号量化。在一个示范性的设计中，SARADC可为粗糙的ADC用于确定模拟输入Ain对应的最高有效位(Most Significant Bit,MSB)，而数字斜坡ADC可为精细的ADC用于确定模拟输入Ain对应的最低有效位(LeastSignificant Bit，L SB)。由于SARADC可使用降低功耗的粗糙比较器，因此，混合ADC 1 O可通过使用SAR粗糙ADC获得低功率特性。此外，由于数字斜坡ADC为固有的低噪声ADC，因此，混合ADC 100可通过使用数字斜坡精细ADC获得低噪声特性。
[0018]合并单元104用于合并模拟-数字转换电路102_1-102_NK产生的局部数字输出D1-Dn以产生模拟输入Ain的最终的数字输出Dout。在模拟-数字转换电路102_1-102_N中至少有一个用于产生携带冗余的局部数字输出的情形下，合并电路104可通过数字纠错(Digital Error Correct1n，DEC)电路来实施，以将J比特的冗余码(由局部数字输出D1-Dn组成)转换为K比特的二进制码作为最终的数字输出Dout，其中，K<J。
[0019]图2为图1所示的混合ADC的一个示例性实现的简图。在该示例性的实现中，混合ADC 200包括通过数字纠错电路实施的合并电路(表示为“DEC”)204，还包括两个通过SARADC和数字斜坡ADC实施的模拟-数字转换电