开关变换器及其控制器的制造方法
【专利摘要】公开了包括主晶体管的开关变换器及其控制器。该控制器包括时钟产生电路和控制电路。时钟产生电路产生决定主晶体管开关频率的时钟信号。控制电路耦接至时钟产生电路，根据时钟信号和代表开关变换器输出信号的反馈信号产生控制信号以控制主晶体管。时钟产生电路还耦接至控制电路以接收控制信号，并根据控制信号判断主晶体管的导通时间是否小于时间阈值。若主晶体管的导通时间小于时间阈值，则时钟产生电路改变时钟信号的频率以将主晶体管的导通时间调节至等于时间阈值。
【专利说明】开关变换器及其控制器
【技术领域】
[0001] 本实用新型涉及电子电路，尤其涉及开关变换器及其控制器。
【背景技术】
[0002] 定频峰值电流控制是一种常用的开关变换器控制方式。在定频峰值电流控制下， 代表开关变换器输出信号的反馈信号与参考电压被送入误差放大器以产生补偿信号。主晶 体管在时钟信号来临时被导通，在代表流过其电流的电流采样信号增大至补偿信号时被关 断。由于控制电路的内部延迟，会存在一个最小导通时间，主晶体管在其导通时间达到最小 导通时间之后方可被关断。
[0003] 当开关变换器的输入电压增大，主晶体管的导通时间会减小。由于最小导通时间 的存在，主晶体管的导通时间在减小至最小导通时间后将无法进一步减小。此时输出电压 会上升，在输出电压上会出现较大纹波。 实用新型内容
[0004] 本实用新型要解决的技术问题是提供开关变换器及其控制器，以消除主晶体管的 导通时间达到最小导通时间后输出电压上可能出现的纹波。
[0005] 根据本实用新型实施例的一种开关变换器，包括：包括主晶体管的开关电路，具有 输入端和输出端，其中输入端接收输入电压，输出端提供输出电压；反馈电路，具有输入端 和输出端，其中输入端耦接至开关电路的输出端，反馈电路采样开关电路的输出电压，在输 出端产生代表输出电压的反馈信号；电流采样电路，采样流过主晶体管的电流，产生代表流 过主晶体管电流的电流采样信号；时钟产生电路，产生时钟信号，其中若主晶体管的导通时 间小于时间阈值，则时钟产生电路改变时钟信号的频率以将主晶体管的导通时间调节至等 于时间阈值；误差放大电路，具有第一输入端、第二输入端和输出端，其中第一输入端接收 第一参考电压，第二输入端耦接至反馈电路的输出端，误差放大电路根据第一参考电压与 反馈信号之差，在输出端产生补偿信号；比较电路，具有第一输入端、第二输入端和输出端， 其中第一输入端耦接至电流采样电路以接收电流采样信号，第二输入端耦接至误差放大电 路的输出端，比较电路将电流采样信号与补偿信号进行比较，在输出端产生重置信号；以及 控制电路，具有第一输入端、第二输入端和输出端，其中第一输入端接收时钟产生电路以接 收时钟信号，第二输入端耦接至比较电路的输出端，控制电路根据时钟信号和重置信号，在 输出端产生控制信号以控制主晶体管。
[0006] 在一个实施例中，时钟产生电路包括：第一电流控制电路，具有输入端和输出端， 其中输入端耦接至控制电路以接收控制信号，第一电流控制电路基于控制信号判断主晶体 管的导通时间是否小于时间阈值，并根据判断结果在输出端产生第一电流控制信号；第一 可控电流源，具有第一端、第二端和控制端，其中第一端耦接至供电电压，控制端耦接至第 一电流控制电路的输出端；频率设置电路，提供设置电流；包括第一晶体管和第二晶体管 的第一电流镜，具有供电端、第一端和第二端，其中供电端耦接至供电电压，第一端耦接至 频率设置电路以及第一可控电流源的第二端；第一电容器，具有第一端和第二端，其中第一 端耦接至第一电流镜的第二端，第二端耦接至参考地；第四晶体管，具有第一端，第二端和 控制端，其中第一端耦接至第一电容器的第一端，第二端耦接至参考地；比较器，具有第一 输入端、第二输入端和输出端，其中第一输入端親接至第一电容器的第一端，第二输入端接 收阈值电压；以及第一单触发电路，具有输入端和输出端，其中输入端耦接至比较器的输出 端，输出端耦接至第四晶体管的控制端并提供时钟信号。
[0007] 在一个实施例中，频率设置电路包括：第三晶体管，具有第一端、第二端和控制端， 其中第一端耦接至第一可控电流源的第二端和第一电流镜的第一端；误差放大器，具有第 一输入端、第二输入端和输出端，其中第一输入端接收第二参考电压，第二输入端耦接至第 三晶体管的第二端，输出端耦接至第三晶体管的控制端；以及第一电阻器，具有第一端和第 二端，其中第一端耦接至第三晶体管的第二端，第二端耦接至参考地。
[0008] 在一个实施例中，第一电流控制电路包括：第二单触发电路，具有输入端和输出 端，其中输入端耦接至控制电路以接收控制信号；触发器，具有时钟输入端、数据输入端和 输出端，其中时钟输入端耦接至第二单触发电路的输出端，数据输入端耦接至控制电路以 接收控制信号，输出端提供导通时间判断信号；逻辑电路，具有输入端、第一输出端和第二 输出端，其中输入端耦接至触发器的输出端以接收导通时间判断信号，逻辑电路基于导通 时间判断信号，分别在第一输出端和第二输出端产生第一逻辑信号和第二逻辑信号；第一 电流源，具有第一端和第二端，其中第一端耦接至供电电压；第五晶体管，具有第一端、第二 端和控制端，其中第一端耦接至第一电流源的第二端，控制端耦接至逻辑电路的第一输出 端以接收第一逻辑信号；第六晶体管，具有第一端、第二端和控制端，其中第一端耦接至第 五晶体管的第二端，控制端耦接至逻辑电路的第二输出端以接收第二逻辑信号；第二电流 源，具有第一端和第二端，其中第一端耦接至第六晶体管的第二端，第二端耦接至参考地； 以及第二电容器，具有第一端和第二端，其中第一端耦接至第五晶体管的第二端和第六晶 体管的第一端并提供第一电流控制信号，第二端耦接至参考地。
[0009] 在一个实施例中，第一可控电流源包括：第七晶体管，具有第一端、第二端和控制 端，其中控制端耦接至第一电流控制电路以接收第一电流控制信号；第二电阻器，具有第一 端和第二端，其中第一端耦接至第七晶体管的第二端；第三电流源，具有第一端和第二端， 其中第一端耦接至第二电阻器的第二端，第二端耦接至参考地；以及包括第八晶体管和第 九晶体管的第二电流镜，具有供电端、第一端和第二端，其中供电端耦接至供电电压，第一 端耦接至第七晶体管的第一端，第二端耦接至第一电流镜的第一端。
[0010] 在一个实施例中，第一电流控制电路还包括：第四电流源，具有第一端和第二端， 其中第一端耦接至供电电压；第十晶体管，具有第一端、第二端和控制端，其中第一端耦接 至供电电压，第二端耦接至第二电容器的第一端，控制端耦接至第四电流源的第二端；第 十一晶体管，具有第一端、第二端和控制端，其中第一端耦接至第十晶体管的控制端，第二 端耦接至参考地，控制端耦接至第二电容器的第一端；多次检测电路，耦接至触发器的输出 端以接收导通时间判断信号，基于导通时间判断信号判断主晶体管的导通时间是否在连续 多个开关周期内均小于时间阈值，产生多次检测信号；以及第十二晶体管，具有第一端、第 二端和控制端，其中第一端耦接至第十晶体管的控制端，第二端耦接至参考地，控制端耦接 至多次检测电路以接收多次检测信号。
[0011] 在一个实施例中，第一电流控制电路包括：第十三晶体管，具有第一端、第二端和 控制端，其中第一端耦接至供电电压，控制端耦接至第一晶体管和第二晶体管的控制端；第 十四晶体管，具有第一端、第二端和控制端，其中第一端耦接至第十三晶体管的第二端；第 十五晶体管，具有第一端、第二端和控制端，其中第一端耦接至第十四晶体管的第二端，控 制端耦接至控制电路以接收控制信号；第五电流源，具有第一端和第二端，其中第一端耦接 至第十五晶体管的第二端，第二端耦接至参考地；以及第三电容器，具有第一端和第二端， 其中第一端耦接至第十四晶体管的第二端和第十五晶体管的第一端并提供第一电流控制 信号，第二端耦接至参考地。
[0012] 在一个实施例中，时钟产生电路还包括：第二电流控制电路，检测开关变换器是否 处于轻载状态，并根据检测结果产生第二电流控制信号；以及第二可控电流源，具有第一 端、第二端和控制端，其中第一端耦接至供电电压，第二端耦接至第一电流镜的第一端，控 制端耦接至第二电流控制电路以接收第二电流控制信号。
[0013] 在一个实施例中，时钟产生电路还包括：第三可控电流源，具有第一端、第二端和 控制端，其中第一端耦接至供电电压，控制端耦接至误差放大电路以接收补偿信号；第十六 晶体管，具有第一端、第二端和控制端，其中第一端耦接至供电电压，第二端耦接至参考地； 第十七晶体管，具有第一端、第二端和控制端，其中第一端和控制端耦接至第三可控电流源 的第二端；第十八晶体管，具有第一端、第二端和控制端，其中第一端耦接至第一电流镜的 第一端，第二端耦接至频率设置电路，控制端耦接至第十七晶体管的控制端；第十九晶体 管，具有第一端、第二端和控制端，其中第一端耦接至供电电压，第二端耦接至频率设置电 路，控制端耦接至第十六晶体管的控制端；以及第六电流源，具有第一端和第二端，其中第 一端耦接至第十六晶体管和第十七晶体管的第二端，第二端耦接至参考地。
[0014] 根据本实用新型实施例的一种用于开关变换器的控制器，该开关变换器包括主晶 体管，该控制器包括：时钟产生电路，产生决定主晶体管开关频率的时钟信号；以及控制电 路，具有第一输入端、第二输入端和输出端，其中第一输入端耦接至时钟产生电路以接收时 钟信号，第二输入端接收代表开关变换器输出信号的反馈信号，控制电路根据时钟信号和 反馈信号，在输出端产生控制信号以控制主晶体管；其中时钟产生电路还耦接至控制电路 的输出端以接收控制信号，并根据控制信号判断主晶体管的导通时间是否小于时间阈值， 若主晶体管的导通时间小于时间阈值，则时钟产生电路改变时钟信号的频率以将主晶体管 的导通时间调节至等于时间阈值。
[0015] 本实用新型的实施例设置一大于最小导通时间的时间阈值，并在主晶体管的导通 时间小于该时间阈值时，改变时钟信号的频率以将主晶体管的导通时间调节至等于该时间 阈值。这样，有效地防止了主晶体管的导通时间减小至最小导通时间，也从根本上消除了输 出电压上可能因最小导通时间而产生的纹波。
【专利附图】
【附图说明】
[0016] 图1为根据本实用新型实施例的开关变换器100的框图；
[0017] 图2A为根据本实用新型实施例的时钟产生电路102A的电路原理图；
[0018] 图2B为图2A所示时钟产生电路102A的工作波形图；
[0019] 图3为根据本实用新型实施例的时钟产生电路102B的电路原理图；
[0020] 图4为根据本实用新型实施例的时钟产生电路102C的电路原理图；
[0021] 图5为根据本实用新型实施例的时钟产生电路102D的电路原理图；
[0022] 图6为根据本实用新型实施例的时钟产生电路102E的电路原理图；
[0023] 图7为根据本实用新型实施例的开关变换器100A的电路原理图。
【具体实施方式】
[0024] 下面将详细描述本实用新型的具体实施例，应当注意，这里描述的实施例只用于 举例说明，并不用于限制本实用新型。在以下描述中，为了提供对本实用新型的透彻理解， 阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细 节来实行本实用新型。在其他实例中，为了避免混淆本实用新型，未具体描述公知的电路、 材料或方法。
[0025] 在整个说明书中，对" 一个实施例"、"实施例"、" 一个示例"或"示例"的提及意味 着：结合该实施例或示例描述的特定特征、结构或特性被包含在本实用新型至少一个实施 例中。因此，在整个说明书的各个地方出现的短语"在一个实施例中"、"在实施例中"、"一个 示例"或"示例"不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合 将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员 应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理 解，当称"元件""连接到"或"耦接"到另一元件时，它可以是直接连接或耦接到另一元件或 者可以存在中间元件。相反，当称元件"直接连接到"或"直接耦接到"另一元件时，不存在 中间元件。相同的附图标记指示相同的元件。这里使用的术语"和/或"包括一个或多个 相关列出的项目的任何和所有组合。
[0026] 针对【背景技术】中指出的问题，本实用新型设置了 一大于最小导通时间（例如 50nS)的时间阈值（例如80nS)，并在主晶体管的导通时间小于该时间阈值时，改变时钟信 号的频率以将主晶体管的导通时间调节至等于该时间阈值。这样有效地防止了主晶体管的 导通时间减小至最小导通时间，也从根本上消除了输出电压上可能因最小导通时间而产生 的纹波。
[0027] 图1为根据本实用新型实施例的开关变换器100的框图。开关变换器100包括开 关电路101、时钟产生电路102、控制电路103、反馈电路104、比较电路105、误差放大电路 106以及电流采样电路107。开关电路101包括主晶体管，接收输入电压Vin，并将输入电压 Vin转换为输出电压Vout。开关电路101可以米用任何合适的拓扑结构，例如降压电路、升 压电路、升降压电路、反激电路等。反馈电路104耦接至开关电路，采样开关电路的输出信 号并产生代表输出信号的反馈信号FB。开关电路的输出信号可以是如图1所示的输出电压 Vout，也可以是输出电流或输出功率。
[0028] 误差放大电路106耦接至反馈电路104,根据参考电压VREF1与反馈信号FB之差 产生补偿信号COMP。电流采样电路107采样流过主晶体管的电流，产生代表流过主晶体管 电流的电流采样信号ISENSE。比较电路105耦接至电流采样电路107和误差放大电路106， 将电流采样信号ISENSE与补偿信号COMP进行比较，产生重置信号RST。时钟产生电路102 产生决定主晶体管开关频率的时钟信号CLK。控制电路103耦接至时钟产生电路102和比 较电路105,根据时钟信号CLK和重置信号RST产生控制信号CTRL以控制开关电路101中 的主晶体管。
[0029] 如图1所示，时钟产生电路102还耦接至控制电路103以接收控制信号CTRL，并 根据控制信号CTRL判断主晶体管的导通时间Ton是否小于时间阈值Tth。若导通时间Ton 小于时间阈值Tth，则时钟产生电路102改变时钟信号CLK的频率以将导通时间Ton调节 至等于时间阈值Tth。在同等负载条件下，时钟频率增大将导致导通时间Ton减小，反之亦 然。时间阈值Tth -般被设置为大于主晶体管的最小导通时间。当输入电压Vin增大导致 导通时间Ton减小至小于时间阈值Tth后，导通时间Ton将被调节至等于时间阈值Tth。此 时开关变换器通过改变开关频率来调节提供至负载的能量，输出电压Vout上可能因最小 导通时间而产生的纹波被消除。
[0030] 在一些实施例中，为了防止误判，时钟产生电路102在检测到主晶体管的导通时 间Ton在连续多个开关周期内均小于时间阈值Tth后，方开始改变时钟信号CLK的频率。
[0031] 图2A为根据本实用新型实施例的时钟产生电路102A的电路原理图。时钟产生电 路102A包括第一电流控制电路221A、可控电流源222A、电流镜223A、频率设置电路224A、 电容器C1、晶体管T4、比较器C0M1以及单触发电路225A。第一电流控制电路221A具有输 入端和输出端，其中输入端耦接至控制电路以接收控制信号CTRL。第一电流控制电路221A 基于控制信号CTRL判断主晶体管的导通时间Ton是否小于时间阈值Tth，并根据判断结果 在输出端产生第一电流控制信号CCS1。可控电流源222A具有第一端、第二端和控制端，其 中第一端耦接至供电电压Vcc，控制端耦接至第一电流控制电路221A的输出端以接收第一 电流控制信号CCS1，第二端提供电流II。频率设置电路224A提供设置电流Iset。在图2A 所示的实施例中，频率设置电路224A包括晶体管T3、电阻器R1以及误差放大器AMP1。但 本领域技术人员可以理解，频率设置电路224A也可以具有其他合适的结构，例如由外部时 钟信号控制的电流源。
[0032] 电流镜223A包括图2所示的晶体管T1和T2,具有供电端、第一端和第二端，其中 供电端耦接至供电电压Vcc，第一端耦接至频率设置电路224A以及可控电流源222A的第二 端。电流镜223A在第二端输出的电流Ichg可以表示为：
【权利要求】
1. 一种开关变换器，其特征在于，包括： 包括主晶体管的开关电路，具有输入端和输出端，其中输入端接收输入电压，输出端提 供输出电压； 反馈电路，具有输入端和输出端，其中输入端耦接至开关电路的输出端，反馈电路采样 开关电路的输出电压，在输出端产生代表输出电压的反馈信号； 电流采样电路，采样流过主晶体管的电流，产生代表流过主晶体管电流的电流采样信 号； 时钟产生电路，产生时钟信号，其中若主晶体管的导通时间小于时间阈值，则时钟产生 电路改变时钟信号的频率以将主晶体管的导通时间调节至等于时间阈值； 误差放大电路，具有第一输入端、第二输入端和输出端，其中第一输入端接收第一参考 电压，第二输入端耦接至反馈电路的输出端，误差放大电路根据第一参考电压与反馈信号 之差，在输出端产生补偿信号； 比较电路，具有第一输入端、第二输入端和输出端，其中第一输入端耦接至电流采样电 路以接收电流采样信号，第二输入端耦接至误差放大电路的输出端，比较电路将电流采样 信号与补偿信号进行比较，在输出端产生重置信号；以及 控制电路，具有第一输入端、第二输入端和输出端，其中第一输入端接收时钟产生电路 以接收时钟信号，第二输入端耦接至比较电路的输出端，控制电路根据时钟信号和重置信 号，在输出端产生控制信号以控制主晶体管。
2. 如权利要求1所述的开关变换器，其特征在于，时钟产生电路包括： 第一电流控制电路，具有输入端和输出端，其中输入端耦接至控制电路以接收控制信 号，第一电流控制电路基于控制信号判断主晶体管的导通时间是否小于时间阈值，并根据 判断结果在输出端产生第一电流控制信号； 第一可控电流源，具有第一端、第二端和控制端，其中第一端耦接至供电电压，控制端 耦接至第一电流控制电路的输出端； 频率设置电路，提供设置电流； 包括第一晶体管和第二晶体管的第一电流镜，具有供电端、第一端和第二端，其中供电 端耦接至供电电压，第一端耦接至频率设置电路以及第一可控电流源的第二端； 第一电容器，具有第一端和第二端，其中第一端耦接至第一电流镜的第二端，第二端耦 接至参考地； 第四晶体管，具有第一端，第二端和控制端，其中第一端耦接至第一电容器的第一端， 第二端耦接至参考地； 比较器，具有第一输入端、第二输入端和输出端，其中第一输入端耦接至第一电容器的 第一端，第二输入端接收阈值电压；以及 第一单触发电路，具有输入端和输出端，其中输入端耦接至比较器的输出端，输出端耦 接至第四晶体管的控制端并提供时钟信号。
3. 如权利要求2所述的开关变换器，其特征在于，频率设置电路包括： 第三晶体管，具有第一端、第二端和控制端，其中第一端耦接至第一可控电流源的第二 端和第一电流镜的第一端； 误差放大器，具有第一输入端、第二输入端和输出端，其中第一输入端接收第二参考电 压，第二输入端耦接至第三晶体管的第二端，输出端耦接至第三晶体管的控制端；以及 第一电阻器，具有第一端和第二端，其中第一端耦接至第三晶体管的第二端，第二端耦 接至参考地。
4. 如权利要求2所述的开关变换器，其特征在于，第一电流控制电路包括： 第二单触发电路，具有输入端和输出端，其中输入端耦接至控制电路以接收控制信 号； 触发器，具有时钟输入端、数据输入端和输出端，其中时钟输入端耦接至第二单触发 电路的输出端，数据输入端耦接至控制电路以接收控制信号，输出端提供导通时间判断信 号； 逻辑电路，具有输入端、第一输出端和第二输出端，其中输入端耦接至触发器的输出端 以接收导通时间判断信号，逻辑电路基于导通时间判断信号，分别在第一输出端和第二输 出端产生第一逻辑信号和第二逻辑信号； 第一电流源，具有第一端和第二端，其中第一端耦接至供电电压； 第五晶体管，具有第一端、第二端和控制端，其中第一端耦接至第一电流源的第二端， 控制端耦接至逻辑电路的第一输出端以接收第一逻辑信号； 第六晶体管，具有第一端、第二端和控制端，其中第一端耦接至第五晶体管的第二端， 控制端耦接至逻辑电路的第二输出端以接收第二逻辑信号； 第二电流源，具有第一端和第二端，其中第一端耦接至第六晶体管的第二端，第二端耦 接至参考地；以及 第二电容器，具有第一端和第二端，其中第一端耦接至第五晶体管的第二端和第六晶 体管的第一端并提供第一电流控制信号，第二端耦接至参考地。
5. 如权利要求2所述的开关变换器，其特征在于，第一可控电流源包括： 第七晶体管，具有第一端、第二端和控制端，其中控制端耦接至第一电流控制电路以接 收第一电流控制信号； 第二电阻器，具有第一端和第二端，其中第一端耦接至第七晶体管的第二端； 第三电流源，具有第一端和第二端，其中第一端耦接至第二电阻器的第二端，第二端耦 接至参考地；以及 包括第八晶体管和第九晶体管的第二电流镜，具有供电端、第一端和第二端，其中供电 端耦接至供电电压，第一端耦接至第七晶体管的第一端，第二端耦接至第一电流镜的第一 端。
6. 如权利要求4所述的开关变换器，其特征在于，第一电流控制电路还包括： 第四电流源，具有第一端和第二端，其中第一端耦接至供电电压； 第十晶体管，具有第一端、第二端和控制端，其中第一端耦接至供电电压，第二端耦接 至第二电容器的第一端，控制端耦接至第四电流源的第二端； 第十一晶体管，具有第一端、第二端和控制端，其中第一端耦接至第十晶体管的控制 端，第二端耦接至参考地，控制端耦接至第二电容器的第一端； 多次检测电路，耦接至触发器的输出端以接收导通时间判断信号，基于导通时间判断 信号判断主晶体管的导通时间是否在连续多个开关周期内均小于时间阈值，产生多次检测 信号；以及 第十二晶体管，具有第一端、第二端和控制端，其中第一端耦接至第十晶体管的控制 端，第二端耦接至参考地，控制端耦接至多次检测电路以接收多次检测信号。
7. 如权利要求2所述的开关变换器，其特征在于，第一电流控制电路包括： 第十三晶体管，具有第一端、第二端和控制端，其中第一端耦接至供电电压，控制端耦 接至第一晶体管和第二晶体管的控制端； 第十四晶体管，具有第一端、第二端和控制端，其中第一端耦接至第十三晶体管的第二 端； 第十五晶体管，具有第一端、第二端和控制端，其中第一端耦接至第十四晶体管的第二 端，控制端耦接至控制电路以接收控制信号； 第五电流源，具有第一端和第二端，其中第一端耦接至第十五晶体管的第二端，第二端 耦接至参考地；以及 第三电容器，具有第一端和第二端，其中第一端耦接至第十四晶体管的第二端和第 十五晶体管的第一端并提供第一电流控制信号，第二端耦接至参考地。
8. 如权利要求2所述的开关变换器，其特征在于，时钟产生电路还包括： 第二电流控制电路，检测开关变换器是否处于轻载状态，并根据检测结果产生第二电 流控制信号；以及 第二可控电流源，具有第一端、第二端和控制端，其中第一端耦接至供电电压，第二端 耦接至第一电流镜的第一端，控制端耦接至第二电流控制电路以接收第二电流控制信号。
9. 如权利要求2所述的开关变换器，其特征在于，时钟产生电路还包括： 第三可控电流源，具有第一端、第二端和控制端，其中第一端耦接至供电电压，控制端 耦接至误差放大电路以接收补偿信号； 第十六晶体管，具有第一端、第二端和控制端，其中第一端耦接至供电电压，第二端耦 接至参考地； 第十七晶体管，具有第一端、第二端和控制端，其中第一端和控制端耦接至第三可控电 流源的第二端； 第十八晶体管，具有第一端、第二端和控制端，其中第一端耦接至第一电流镜的第一 端，第二端耦接至频率设置电路，控制端耦接至第十七晶体管的控制端； 第十九晶体管，具有第一端、第二端和控制端，其中第一端耦接至供电电压，第二端耦 接至频率设置电路，控制端耦接至第十六晶体管的控制端；以及 第六电流源，具有第一端和第二端，其中第一端耦接至第十六晶体管和第十七晶体管 的第二端，第二端耦接至参考地。
10. -种用于开关变换器的控制器，该开关变换器包括主晶体管，其特征在于，该控制 器包括： 时钟产生电路，产生决定主晶体管开关频率的时钟信号；以及 控制电路，具有第一输入端、第二输入端和输出端，其中第一输入端耦接至时钟产生电 路以接收时钟信号，第二输入端接收代表开关变换器输出信号的反馈信号，控制电路根据 时钟信号和反馈信号，在输出端产生控制信号以控制主晶体管； 其中时钟产生电路还耦接至控制电路的输出端以接收控制信号，并根据控制信号判断 主晶体管的导通时间是否小于时间阈值，若主晶体管的导通时间小于时间阈值，则时钟产 生电路改变时钟信号的频率以将主晶体管的导通时间调节至等于时间阈值。
【文档编号】H02M3/156GK204258607SQ201420859680
【公开日】2015年4月8日 申请日期:2014年12月30日 优先权日:2014年12月30日
【发明者】李磊 申请人:成都芯源系统有限公司