一种新型直流母排的制作方法

本发明涉及电力电子技术领域，特别是涉及一种新型直流母排。

背景技术：

近年来，碳化硅功率半导体器件因其具有临界击穿场强更高、热传导性更好、低通态电阻、高开关频率等良好的材料特性而逐渐被人们所关注，相比于硅绝缘栅双极型晶体管(insulatedgatebipolartransistor，igbt)，器件，碳化硅功率半导体器件的开关时间更小，开关损耗更低，可以实现较高的开关频率，因此常常用于高频高功率密度变换器中来减小其输出滤波器的体积，从而降低整个电力电子设备的尺寸、重量和体积。

在高频变换器应用中，常用的碳化硅功率半导体器件为碳化硅金属氧化物半导体场效晶体管(metal-oxide-semiconductorfield-effecttransistor，mosfet)器件，而在传统的硬开关拓扑下，碳化硅功率mosfet器件极快的开关速度使得其在开关暂态过程中不得不承受更高的电压变化率和电流变化率。电压和电流的快速变化会在回路中杂散电感上感应出较大的电压并叠放在mosfet器件漏源极两端，使之出现较大的电压过冲，严重情况下可能会导致碳化硅功率mosfet器件失效或直接损坏；为了最大程度发挥碳化硅功率mosfet器件的性能同时降低模块损坏率，必须减小碳化硅功率mosfet器件在关断过程中的漏源极电压过冲，其中，电压过冲主要与功率回路寄生电感有关，功率回路寄生电感越大电压过冲越大，因此可以通过减小功率回路寄生电感来降低电压过冲；而在碳化硅功率mosfet器件关断过程中，直流母排的寄生电感在功率回路寄生电感中占主要部分。传统的直流母排多采用铜板平铺，电容并排结构，以减小功率回路寄生电感，然而，直流母排的电容并排结构存在功率回路路径长度不等、部分路径重叠的现象，铜板平铺结构会导致两个铜板之间的耦合程度小，降低了铜板之间的互感，从而增加了铜板之间的总电感，减小功率回路寄生电感的效果差，在碳化硅功率mosfet器件关断过程中，还是会存在很大的功率回路寄生电感，很容易导致碳化硅功率mosfet器件失效或直接损坏。

技术实现要素：

本发明的目的是提供一种新型直流母排，以解决在碳化硅功率mosfet器件关断过程中，漏源极电压过冲的问题。

为实现上述目的，本发明提供了如下方案：

一种新型直流母排，包括：吸收电容、储能电容、正极、负极、绝缘层；

多个所述储能电容的排放位置呈环形结构，多个所述储能电容并联在一起；

所述正极与所述储能电容的一端相连接；

所述储能电容的另一端与所述负极相连接；

所述绝缘层叠放在所述正极上；

所述负极叠放在所述绝缘层上；

多个所述吸收电容的排放位置呈环形结构；所述吸收电容位于所述负极上；所述吸收电容用于降低寄生电感；多个所述吸收电容并联在一起；

所述储能电容和所述吸收电容并联。

可选的，所述正极，具体包括：第一极板、第一柱体结构；

所述第一极板和所述第一柱体结构相互垂直设置形成所述正极；所述正极的剖面呈t字形结构。

可选的，所述绝缘层，具体包括：绝缘柱体和绝缘板；

所述绝缘层为套体结构；

所述绝缘柱体为中通结构；所述绝缘柱体套于所述第一柱体结构的侧表面；

所述绝缘板覆盖在所述第一极板上。

可选的，所述负极，具体包括：第二柱体结构、第二极板和第三极板；

所述负极为套体结构；

所述第二柱体结构垂直设于所述第二极板和第三极板之间形成所述负极；所述负极的剖面呈工字型结构；

所述第二柱体结构为中通结构，所述第二柱体结构套于所述绝缘柱体的侧表面；

所述第二极板覆盖在所述绝缘板上；所述第三极板不覆盖在所述第一柱体结构的上表面。

可选的，所述正极和所述负极由金属材质制成。

可选的，所述第一极板的下表面浸渍有绝缘漆；所述第二极板的上表面浸渍有绝缘漆。

可选的，所述正极，具体包括：

所述第一极板的上表面和所述第一柱体结构的上表面具有多个第一圆孔；

所述第一圆孔包括多个第一安装孔和多个正极连接孔。

可选的，所述负极，具体包括：

所述第二极板的下表面和所述第三极板的上表面具有多个第二圆孔；

所述第二圆孔包括多个第二安装孔和多个负极连接孔。

可选的，所述吸收电容的正极与所述第一极板上的正极连接孔相连；所述吸收电容的负极与所述第二极板上的负极连接孔相连。

可选的，所述储能电容的正极与所述第一极板上的正极连接孔相连；所述储能电容的负极与所述第二极板上的负极连接孔相连。

根据本发明提供的具体实施例，本发明公开了以下技术效果：本发明提出一种电容环形布局、金属板叠层结构的新型直流母排，首先，本发明所提供的环形排列的电容布局，从功率回路上来说，环形排列的电容布局的功率回路路径长度相等，避免了路径重叠，从而可以减小功率回路的长度，以达到减小直流母排寄生电感的目的，进而解决了碳化硅功率mosfet器件关断过程中漏源极电压过冲的问题；

其次，将正极、绝缘层、负极叠放在一起，使得正极和负极之间的耦合程度增大，从而增加了正极和负极之间的互感，从而减小了正极和负极之间的总电感。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例所提供的直流母排的结构图；

图2为常规电容布局和本发明所提供的环形电容布局的功率回路；图2(a)为常规电容布局的功率回路，图2(b)为本发明所提供的环形电容布局的功率回路；

图3为常规正负极平铺结构和本发明所提供的正负极叠放结构的耦合程度；图3(a)为常规正负极平铺结构的耦合程度，图3(b)为本发明所提供的正负极叠层结构的耦合程度；

图4为本发明实施例所提供的直流母排正极的结构图；

图5为本发明实施例所提供的直流母排绝缘层的结构图；

图6为本发明实施例所提供的直流母排负极的结构图；

图7为本发明实施例所提供的直流母排正极的俯视图；

图8为本发明实施例所提供的直流母排负极的仰视图；

图9为本发明实施例所提供的直流母排负极的俯视图；

图10为本发明实施例一所提供的碳化硅mosfet半桥模块的结构示意图；图10(a)为本发明实施例一所提供的碳化硅mosfet半桥模块的原理图，图10(b)为本发明实施例一所提供的碳化硅mosfet半桥模块的结构示意图；

图11为本发明实施例所提供的直流母排在实际应用中的装配示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的目的是提供一种新型直流母排，能够有效减小直流母排的寄生电感，从而避免了碳化硅功率mosfet器件关断过程中，漏源极存在的过大的电压过冲，进而降低了碳化硅mosfet器件的损坏率。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1为本发明实施例所提供的直流母排的结构图，如图1所示，一种新型直流母排，包括：吸收电容101、储能电容102、正极103、负极104、绝缘层105；多个所述储能电容102的排放位置呈环形结构，多个所述储能电容102并联在一起；所述直流母排的正极103与所述储能电容102的一端相连接；所述绝缘层105叠放在所述正极103上；所述负极104叠放在所述绝缘层105上；多个所述吸收电容101的排放位置呈环形结构，采用环形结构的吸收电容能够充分利用空间布局，减小占用空间；所述吸收电容101位于所述负极104上；所述吸收电容101用于降低寄生电感；多个所述吸收电容101并联在一起；所述储能电容102和所述吸收电容101并联；其中，所述储能电容102可以选择金属膜薄膜电容、电解电容等；所述吸收电容101可以选择聚丙烯薄膜电容、聚酯电容等。

图2为常规电容布局和本发明所提供的环形电容布局的功率回路，如图2所示，采用本发明所提供的环形排列的电容布局，从功率回路上来说，环形排列的电容布局的功率回路路径长度相等，避免了路径重叠，从而可以减小功率回路的长度，以达到减小直流母排寄生电感的目的；

图3为常规正负极平铺结构和本发明所提供的正负极叠放结构的耦合程度，如图3所示，采用本发明的叠放结构，即：将正极103、绝缘层105、负极104叠放在一起，能够使得正极103和负极104之间的耦合程度增大，从而增加了正极103和负极104之间的互感，从而减小了正极103和负极104之间的总电感。

图4为本发明实施例所提供的直流母排正极的结构图，如图4所示，所述正极103，具体包括：第一极板401、第一柱体结构402；所述第一极板401和所述第一柱体结构402相互垂直设置形成所述正极103；所述正极103的剖面呈t字形结构；

图5为本发明实施例所提供的直流母排绝缘层的结构图，如图5所示，所述绝缘层105，具体包括：绝缘柱体501和绝缘板502；所述绝缘层105为套体结构；所述绝缘柱体501为中通结构；所述绝缘柱体501套于所述第一柱体结构402的侧表面；所述绝缘板502覆盖在所述第一极板401上；

图6为本发明实施例所提供的直流母排负极的结构图，如图6所示，所述负极104，具体包括：第二柱体结构601、第二极板602和第三极板603；所述负极104为套体结构；所述第二柱体结构601垂直设于所述第二极板602和第三极板603之间形成所述负极104；所述负极104的剖面呈工字型结构；所述第二柱体结构601为中通结构，所述第二柱体结构601套于所述绝缘柱体501的侧表面；所述第二极板602覆盖在所述绝缘板502上；所述第三极板603不覆盖所述第一柱体结构402的上表面；所述第二极板602和第三极板603为中通结构，与同为中通结构的第二柱体结构601相对应，用于将第二柱体结构601、第二极板602和第三极板603套入绝缘层105；

其中，所述正极103和所述负极104由金属材质制成，所述金属材质可以选择铜材质或铝材质，优选的，选择铜材质；所述第一极板401的下表面浸渍有绝缘漆；所述第二极板602的上表面浸渍有绝缘漆。

优选的，直流母排的正极103中的第一极板401第一柱体结构402为圆柱体；直流母排的负极104中的第二极板602、第三极板603、第二柱体结构601为圆柱体；所述绝缘层105中的绝缘板502和绝缘柱体501为圆柱体；所述绝缘板502为中通结构，与同为中通结构的所述绝缘柱体501相对应，用于将绝缘层105套入正极103中，正极103、负极104和绝缘层105的中心在同一中心线上。

图7为本发明实施例所提供的直流母排正极的俯视图，如图7所示，所述第一极板401的上表面和所述第一柱体结构402的上表面具有多个第一圆孔；具体标号为1-1至1-8、3-1至3-8和5-1至5-3；所述第一圆孔包括多个第一安装孔1-5至1-8和多个正极连接孔1-1至1-4、5-1至5-3；

图8为本发明实施例所提供的直流母排负极的仰视图，图9为本发明实施例所提供的直流母排负极的俯视图，如图8、图9所示，所述负极104具体包括：所述第二极板602的下表面和所述第三极板603的上表面具有多个第二圆孔；具体标号为2-1至2-8、4-1至4-8和6-1至6-6；所述第二圆孔包括多个第二安装孔2-5至2-8和多个负极连接孔2-1至2-4、6-1至6-6。

所述吸收电容101的正极与所述第一极板401上的正极连接孔相连；所述吸收电容101的负极与所述第二极板602上的负极连接孔相连。所述储能电容102的正极与所述第一极板401上的正极连接孔相连；所述储能电容102的负极与所述第二极板602上的负极连接孔相连。

以4个吸收电容和4个储能电容为例：

1-1至1-4和吸收电容的正极相连，而1-5至1-8只是对吸收电容负极起到固定作用，没有和吸收电容的负极有电气连接；2-1至2-4和吸收电容的负极相连，而2-5至2-8只是对吸收电容正极起到固定作用，没有和吸收电容的正极有电气连接；3-1至3-4和储能电容的正极相连，而3-5至3-8只是对储能电容负极起到固定作用，没有和储能电容的负极有电气连接；4-1至4-4和储能电容的负极相连，而4-5至4-8只是对储能电容正极起到固定作用，没有和储能电容的正极有电气连接。

图10为本发明实施例一所提供的碳化硅mosfet半桥模块的结构示意图，如图10所示，直流母排接入一个碳化硅mosfet半桥模块可以用于碳化硅mosfet动态特性测试，当对上管s1进行测试时，需要将半桥模块的3端口和正极板的5-1(或5-2、5-3)相连，半桥模块的1端口和负极板的6-1(或6-2、6-3)相连；当对下管s2进行测试时，需要将半桥模块的1端口和正极板的5-1(或5-2、5-3)相连，半桥模块的2端口和负极板的6-4(或6-5、6-6)相连；当直流母排接入两个碳化硅mosfet半桥模块时，直流母排可以用于单相桥式逆变电路的直流侧供电。此时需要将两个半桥模块的3端口和正极板的5-1、5-2、5-3中的两个接口相连，两个半桥模块2端口和负极板的6-4、6-5、6-6中对应的两个接口相连，半桥模块的1端口通过螺母引出，不和负极板相连；直流母排接入三个碳化硅mosfet半桥模块时，直流母排可以用于对三相桥式逆变电路的直流侧供电。此时需要将三个半桥模块的3端口和正极板的5-1、5-2、5-3相连，三个半桥模块2端口和负极板对应的6-4、6-5、6-6相连，三个半桥模块的1端口通过螺母引出，不和负极板相连。

图11为本发明实施例所提供的直流母排在实际应用中的装配示意图，如图11所示，图11中由上到下的结果分别为mosfet半桥模块、吸收电容、直流母排的负极、直流母排的绝缘层、直流母排的正极、储能电容。

采用本发明所提供的新型直流母排，能够有效减小直流母排的寄生电感，从而避免了碳化硅功率mosfet器件关断过程中，碳化硅mosfet器件的漏源极存在过大的电压过冲，进而降低了碳化硅mosfet器件的损坏率。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。