一种低压差线性稳压器及其放电电路的制作方法

本实用新型涉及低压差线性稳压器的设计和应用技术领域，具体涉及一种低压差线性稳压器及其放电电路。

背景技术：

对电源抑制比要求比较高的电路，往往会使用到低压差线性稳压器(英文缩写：LDO)作为电源转换器。LDO的负载电路中，如果含有时序逻辑电路，基本都会要求在上电后对时序逻辑电路复位。除了手动复位外，目前现有的复位电路有四种：微分型复位电路、积分型复位电路、比较器型复位电路和看门狗复位电路。除了看门狗复位电路是采用时基电路复位，不需要依靠时序逻辑电路的电源电压由低到高的一个上升沿来实现复位外，另外三种复位电路都依赖这个电压上升沿来复位，以保证时序逻辑电路的正常运作。由于看门狗复位电路相对于其他三种，成本会高很多，所以现在很多时序逻辑电路采用的都是另外三种来实现复位。在LDO关闭的时候，LDO的输出电容器上会存留着电荷，形成电压，当这个电压通过负载端卸放到低于负载工作电压时，负载将不会再工作，同时负载呈现高阻态。如果时序逻辑电路采用的是非看门狗复位电路，那么这个电压的存在就往往会让负载电路中的时序逻辑电路复位失效，进而造成整个电路的功能异常。

技术实现要素：

本申请提供一种低压差线性稳压器及其放电电路，为现有的无卸放电路的 LDO增加放电电路，在LDO关闭并不再给负载供电的时候，放电电路把输出电容器的残留电荷卸放掉，将输出电容器的残留电压降低至0V，以保证负载电路中的时序逻辑电路在LDO下一次开启时能够正常复位。

根据第一方面，一种实施例中提供一种低压差线性稳压器,低压差线性稳压器的输出端连接有一接地的输出电容器，该低压差线性稳压器包括放电电阻，放电电阻一端连接到低压差线性稳压器的输出端，另一端接地或接电源负端。放电电阻用于当低压差线性稳压器被关闭时，对输出电容器进行放电。

进一步的，放电电阻的阻值R为C/t，其中C为输出电容器的电容值，t为输出电容器放完电荷的预设期望时间。

进一步的，低压差线性稳压器还包括开关控制电路和输出晶体管。开关控制电路的输入端为低压差线性稳压器的开关输入端，用于当接收到开启信号时，开关控制电路的输出端输出开启电压，当接收到关闭信号时，开关控制电路的输出端输出关闭电压。输出晶体管的第一极为低压差线性稳压器的电源输入端，其第二极为低压差线性稳压器的输出端，其控制极与开关控制电路的输出端相连，用于当接收到开启电压时，输出晶体管被开启，将电源输入端的电源传递到低压差线性稳压器的输出端，以输出给负载，当接收到关闭电压时，输出晶体管被关闭。

进一步的，低压差线性稳压器为一集成芯片，其中放电电阻也被集成在该集成芯片中。

进一步的，低压差线性稳压器中放电电阻为分立器件，其余部分为集成器件且被集成在一芯片中。

根据第二方面，一种实施例中提供一种低压差线性稳压器的放电电路，该低压差线性稳压器的输出端连接有一接地的输出电容器，该放电电路包括放电电阻，放电电阻一端连接到低压差线性稳压器的输出端，另一端接地或接电源负端。放电电阻用于当低压差线性稳压器被关闭时，对输出电容器进行放电。

进一步的，放电电阻的阻值R为C/t，其中C为输出电容器的电容值，t为输出电容器放完电荷的预设期望时间。

进一步的，低压差线性稳压器为一集成芯片，放电电阻也被集成在该集成芯片中。

进一步的，低压差线性稳压器为一集成芯片，其中放电电阻为分立器件，设置在该集成芯片外部。

依据上述实施例的低压差线性稳压器及其放电电路，由于引入了放电电阻，使得在LDO关闭并不再给负载供电的时候，放电电阻对输出电容器的残留电荷进行卸放，以保证负载电路中的时序逻辑电路在下一次开启LDO时能够正常复位，不需要再为低压差线性稳压器增加额外对于放电的时序控制，使得时序逻辑十分简单。本实用新型保留了现有无卸放电路LDO的开关控制电路，在此基础上，增加了一颗放电电阻，不仅解决了输出电容器残留电压的问题，而且成本低廉，电路简单且稳定，时序控制简单。

附图说明

图1为现有的具备输出电容器残压卸放电路的LDO的电路原理图；

图2为实施例一中低压差线性稳压器的电路原理图；

图3为实施例二中低压差线性稳压器的放电电路的电路原理图。

具体实施方式

下面通过具体实施方式结合附图对本实用新型作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

本申请中用到的术语定义如下：

LDO：低压差线性稳压器；

输出电容器：用于LDO电源输出路径上，滤除电流纹波使之平滑趋于直流的分立元件，在LDO电路中，此电容一般选值1uf；

负载：连接在电路中电源两端的电子元件；

复位：把电路恢复到起始状态，以确保电路中各单元恢复到确定状态；

高阻态：负载的电源对地电阻非常大，可做开路理解。

另外，本申请中的晶体管可以为双极型晶体管或场效应晶体管等。当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射极或集电极；当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极。

为了能够更好地理解本申请，先对目前市面上的LDO做一个说明。

目前市面上多数的LDO不具备输出电容器残压卸放电路，少数具备输出电容器残压卸放电路的LDO采用开关控制电路控制放电MOS管来实现残压卸放功能，其电路原理图如图1所示。图1中，采用MOS管卸放电路的LDO关闭流程如下：⑴向LDO的开关控制电路输入关闭信号，即OFF电平；例如，将图1中LDO的ON/OFF端口的电平置为OFF电平；⑵开关控制电路输出一电压来关闭输出晶体管Q1；⑶以及开关控制电路输出另一电压来打开放电MOS管Q2；⑷输出电容器C通过放电MOS管Q2进行放电。图1中，采用MOS管卸放电路的LDO开启流程如下：⑴向LDO的开关控制电路输入开启信号，即ON电平；例如，将图1中LDO的ON/OFF端口的电平置为ON电平；⑵开关控制电路输出一电压来关闭放电MOS管Q2；⑶以及开关控制电路输出另一电压来打开输出晶体管Q1；⑷LDO输出电源给负载电路。对于具备卸放MOS管的LDO，在其开启和关闭的情况下，其开关控制电路的时序逻辑与卸放MOS管Q2是刚好相反的，无论LDO是被开启还是关闭，LDO内部的开关控制电路都要输出一电压来控制输出晶体管Q1，以及输出另一电压来控制放电MOS管Q2，如上述关闭流程和开启流程的第二步和第三步。因此，这就需要开关控制电路增加这部分的时序电路，由此造成开关控制电路增加了新的时序电路，同时整个LDO 增加了卸放MOS管Q2，使得成本相对高昂，而且电路的复杂度也有所增加，电路的稳定性相应有所降低。对于无卸放电路的LDO，由于存在输出电容器残留电压，从而令负载电路无法复位。

在本实用新型实施例中，在无卸放电路的LDO基础上，增加一颗放电电阻用以卸放输出电容器的残留电压，使得负载电路能够复位。只要放电电阻上存在电压，就会自动放电，所以不用另外的控制电路去控制其开关。

实施例一：

基于上述实用新型构思，本实用新型实施例一给出了一种低压差线性稳压器,请参考图2，其包括一放电电阻R，在一实施例中，还可以包括输出晶体管 Q1和开关控制电路10。实施例一中的LDO的输出端VOUT连接有一接地的输出电容器C；放电电阻R一端连接到LDO的输出端VOUT，另一端接LDO的地端或电源负端VSS。放电电阻R的作用是当LDO被关闭时，对输出电容器C进行放电。实施例一保留了现有无卸放电路LDO的开关控制电路，没有为开关控制电路增加新的时序电路，在此基础上增加了一颗放电电阻R，在LDO关闭并不再给负载供电的时候，放电电阻R把输出电容器C上的残留电荷卸放掉，将输出电容器C 的残留电压降低至0V，以保证负载电路中的时序逻辑电路在下一次开启LDO时能够正常复位。在一具体实施方式中，放电电阻R一端连接到LDO的输出端VOUT，另一端接地，同样能够实现为输出电容器C卸放残留电荷的功能。

实施例一中，开关控制电路10的输入端即LDO的开关输入端ON/OFF，当开关控制电路10的输入端ON/OFF接收到开启信号时，开关控制电路的输出端输出开启电压；当开关控制电路10的输入端ON/OFF接收到关闭信号时，开关控制电路10的输出端输出关闭电压。输出晶体管Q1的第一极为LDO的电源输入端VIN，其第二极为LDO的输出端VOUT，其控制极与开关控制电路10的输出端相连。当输出晶体管Q1的控制极接收到开启电压时，输出晶体管Q1被开启，将电源输入端VIN的电源传递到LDO的输出端VOUT，以输出负载；当输出晶体管Q1的控制极接收到关闭电压时，输出晶体管Q2被关闭，LDO不再给负载供电，此时放电电阻R对输出电容器C上的残留电荷进行泄放，直至输出电容器C的残留电压降低至0V。

图2中，LDO的关闭流程如下：

(1)将LDO的ON/OFF端设置为OFF电平；

(2)输出电容器C上的残留电压会自动通过放电电阻R卸放到LDO的电源负端VSS。

图2中，LDO的开启流程如下：

(1)将LDO的ON/OFF端设置为ON电平；

(2)LDO输出电源给负载电路。

在输出电容器C上存在的电荷量Q、电压V、电容C和放电时间t之间存在如下关系：

dQ＝C*dV 公式1

放电电阻R两端电压V、流经放电电阻R的放电电流I和放电电阻R的阻值之间存在如下关系：

放电电阻R给输出电容器C放电，放电电流I、电容电荷量Q和放电时间t 之间存在如下关系：

dQ＝∫dI*dt 公式3

由公式1—3可以得到电容放电时间t：

t＝C*R 公式4

在LDO电路设计的时候，输出电容器C是确定的，由公式4并根据输出电容器放完电荷的预设期望时间t，可确定放电电阻R的大小，放电电阻的阻值R 为C/t。

在LDO电路设计的时候，可以将LDO设计为一集成芯片，其中放电电阻也被集成在该集成芯片中；或者，LDO中放电电阻为分立器件，其余部分为集成器件且被集成在一芯片中。

实施例二：

实施例二提供一种低压差线性稳压器的放电电路，参考图3，该低压差线性稳压器LDO的输出端VOUT连接有一接地的输出电容器C，该放电电路包括放电电阻R，放电电阻R一端连接到低压差线性稳压器的输出端VOUT，另一端接地端或电源负端VSS。放电电阻R用于当LDO被关闭时，对输出电容器C进行放电。在一具体实施方式中，放电电阻R一端连接到LDO的输出端VOUT，另一端接地，同样能够实现为输出电容器C卸放残留电荷的功能。在设计LDO的放电电路时，放电电阻的阻值R为C/t，其中C为输出电容器的电容值，t为输出电容器放完电荷的预设期望时间。

需要说明的是，实施例二中低压差线性稳压器LDO为一集成芯片，放电电阻R也被集成在该集成芯片中；或者，低压差线性稳压器LDO为一集成芯片，其中放电电阻R为分立器件，设置在该集成芯片外部。实施例二中的LDO的结构，具体可以包括输出晶体管Q1和开关控制电路等，两者的连接可以参考实施例一，在此不再赘述。

以上应用了具体个例对本实用新型进行阐述，只是用于帮助理解本实用新型，并不用以限制本实用新型。对于本实用新型所属技术领域的技术人员，依据本实用新型的思想，还可以做出若干简单推演、变形或替换。