e)37的PMOS晶体管为例子。体二极管37连接于整流开关24的体极(body)与漏极(drain)之间。同步整流控制器42的引脚VCC连接到通过整流开关24整流过的输出电源0UT，也是整流开关24的源极(source)。同步整流控制器42的引脚SYN，通过检测电阻39，连接到整流开关24的漏极(drain)。整流开关24的源极短路到体极。同步整流控制器42的引脚GND连接到输出地28。
[0094]同步整流控制器42的引脚ΕΝ/DT为一多功能引脚，可以提供致能以及停滞时间设定的两种功能。电阻90与92串连于输出电压Vqut与输出地28之间，而引脚ΕΝ/DT为电阻90与92之间的连接点。适当的选择电阻90与92的电阻值，可以大约设定同步整流控制器42致能的条件以及停滞时间。
[0095]图4举例图3中的同步整流控制器42中的部分电路以及电阻90与92。
[0096]比较器108比较引脚ΕΝ/DT上的引脚电压Vendt与一参考电压Vkef，据以提供致能信号SEN_BIAS。当引脚电压Venot超过参考信号Vkef时，致能信号SEN_BIAS致能，同步整流控制器42才开始使内部的电路工作，提供适当的时序。譬如说，在致能信号SEN_BIAS致能后，同步整流控制器42先进行内部停滞时间Tdead的设定，然后才开始开关同步整流开关24。
[0097]电流源102提供了检测电流ISET。当信号Sbias致能，开关104导通时，检测电流Iset可以流出引脚EN/DT，成为电流Ib，拉高引脚电压V_T。
[0098]采样电路106在信号Sbias禁能，开关105关闭时，采样电压Vsa可以是引脚电压
Vendt的一个米样结果。
[0099]运算放大器110以及周边的电阻可以构成一个误差放大器。采样电压Vsa与引脚电压VENDT_的差，将被比例的放大，产生模拟的误差信号VENDT_SEN。
[0100]模拟数字转换器112可以将误差信号VENDT_SEN转换成数个数字信号DB0、DB1与DB2。数个锁存电路可以锁存数字信号DB0、DB1与DB2，产生数字的停滞时间控制信号DTB0、DTBl与DTB2。在一实施例中，当停滞时间控制信号产生后，检测电流Iset即可停止。在一实施例中，当内部停滞时间Tdead的设定完成后，停滞时间控制信号DTB0、DTB1与DTB2是维持不变。
[0101]可变电阻114的电阻值由停滞时间控制信号DTB0、DTB1与DTB2所决定，如同图4所示。
[0102]图5为一信号波形图，相关于图4中的一些信号。
[0103]在开始时间tSTAKT，随着输出电压Votit的上升，引脚电压Venot超过参考电压Vkef，所以致能信号SEN_BIAS变成致能。同步整流控制器42被致能，所以依序产生了采样时段Tsamm以及设定时段TSET。
[0104]在采样时段TSA_中，信号Ssami^e致能，信号Sbias禁能，检测电流Iset无法流出弓I脚ΕΝ/DT。此时，引脚电压Vendt大约与输出电压Vqut成比例，而采样电压VSPL大约等于引脚电压VENDT。也因此，误差信号VENDT_SEN大约为O。举例来说，此时引脚电压VENDT=VQUT*R92/(R9O+R92)，其中R9O与R92分别为电阻90与92的电阻值。
[0105]在设定时段Tset中，信号SSA_禁能，信号Sbias致能。此时，检测电流Iset流出引脚 EN/DT，所以引脚电压 Vendt 大约会等于 Vqut*R92/ (R90+R92) +Iset* (R921 | R90)，其中，R921 | R90 表示电阻90与92并联的电阻值。因为信号Ssamm禁能，所以采样电压Vsa大致不变，等于Vout*R92/ (R9o+R92)。误差信号Vendt sen将大约等于Iset* (R921 IR90) *K，其中K为运算放大器110以及周边的电阻所构成的误差放大器的电压增益(voltage gain)。此时数字信号DB0、DB1与DB2会反映出误差信号VENDT_SEN的模拟数字转换结果，但是因为锁存电路的阻隔，停滞时间控制信号DTBO、DTBl与DTB2维持在跟采样时段Tsamm中一样的状态。
[0106]在设定时段Tset之后，信号Ssamm致能，信号Sbias禁能。因此，检测电流Iset停止流出引脚ΕΝ/DT。引脚电压Vendt大约与输出电压Vtot成比例，而采样电压Vsa大约等于引脚电压VENDT。信号Ssamm的上升沿使得锁存电路锁存了数字信号DB0、DB1与DB2，产生停滞时间控制信号DTB0、DTB1与DTB2。在一实施例中，当停滞时间控制信号产生后，检测电流Iset即可停止。如同图5所示。停滞时间控制信号DTBO、DTBl与DTB2决定了可变电阻114的电阻值。在设定时段Tset之后，如果输出电压Vtot低于参考信号VKEF，比较器108便可以据以禁能同步整流控制器42。
[0107]在设定时段Tset之后，同步整流控制器42依据可变电阻114，控制同步整流开关24。可变电阻114决定了同步整流开关24的开启时间(On time),也同时决定了同步整流开关24的停滞时间TDEAD。因此，停滞时间Tdead大致是关联于ISET* (R921 |R9Q)*K。系统厂商可以选择适当的电阻90与92，来设定停滞时间TDEAD。
[0108]依据以上的分析可知，引脚EN/DT是一多功能引脚。只要选择适当的电阻90与92，便可以决定输出电压Vott何时可以致能同步整流控制器42，以及停滞时间Tdead的期望值。
[0109]图6显示依据本发明所实施的一控制方法，其说明请同时参阅图4与图5。
[0110]步骤140确认引脚电压Vendt超过参考信号Vkef，所以致能同步整流控制器42。
[0111]在步骤142中，引脚电压Vendt被采样，所以产生了采样电压Vsi^
[0112]步骤144提供了检测电流Iset，使其流出引脚ΕΝ/DT。因此，引脚电压Vendt会被拉高，变得跟采样电压Vi不同。
[0113]步骤146依据引脚电压V.与采样电压VSPl的差异，产生误差信号V.SEN。误差信号Vendt SEN的数字转换结果，在步骤148中被锁存，而产生停滞时间控制信号DTBO、DTBl与 DTB2。
[0114]步骤150使检测电流Iset不再流出引脚EN/DT。
[0115]步骤152依据停滞时间控制信号DTB0、DTB1与DTB2，决定可变电阻114的电阻值，所以决定了同步整流开关24的开启时间(On time)，也同时决定了同步整流开关24的停滞时间Tdead。
[0116]图7显示同步整流控制器42中，关于整流开关24的开启时间控制电路，作为一个例子，说明可变电阻114如何影响停滞时间TDEAD。
[0117]时序提供装置44依据引脚VCC上的输出电压Vqut与引脚SYN上的电压Vsyn，提供顺偏压信号Snb、起始信号SIN1、以及更新信号SUPD。放电时间记录器46提供当下时间信号VKi，其大约表示体二极管37处于顺偏压时的时间，其大约是次级侧电流Isk大于零的时间，也可以大约是变压器18对输出电容17的放电时间TDIS。记录电容50b提供预估时间信号VQUESS。更新装置47在放电时间Tdis后的一预设时间(稍后将解释)，依据当下时间信号Veeal来更新预估时间信号Vquess,使其逼近当下时间信号VKg。比较器62与逻辑电路60可以视为一开关控制器，依据预估时间信号Vquess以及电压Veaised,在引脚DRV产生栅极信号SDKV，控制整流开关24。
[0118]预估时间信号Vquess代表的是体二极管37在此开关周期中，放电时间Tdis的一猜测值。稍后将解释，在此实施例中，预估时间信号Vquess会用来决定整流开关24关闭的时间点，且预估时间信号Vquess会随着开关周期的增加，快速地往真实的放电时间Tdis逼近。
[0119]图8为图7中的一些信号时序图，用以解释图7中的一些可能的操作。请同时参阅图3的开关式电源供应器40。
[0120]图8的最上面的波形代表输出电SVotit对次级侧电压Vsk的电压差。在时间点h，因为图3中的功率开关20转为关闭，次级侧电压Vsk开始高过输出电压VOTT，时序提供装置44提供一脉冲作为起始信号SINI。当次级侧电压Vsk大于输出电压Vtot时，体二极管37处于顺偏压，顺偏压信号Snb为逻辑上的I ;相反的，当体二极管37处于逆偏压时，顺偏压信号Snb为逻辑上的O。顺偏压信号Snb为I的时段,可以称之为放电时间Tdis,如同图8所不。在图8中，于时间点t4，体二极管37变为逆偏压