，所以顺偏压信号Sm转为逻辑上的0，宣告放电时间Tdis的结束。于时间点t4后的时间点t5，时序提供装置44提供另一脉冲作为更新信可 Supr1
[0121]在时间点V因为起始信号Sini的脉冲，开关53将当下时间信号VKi重置为0V。在时间点h，起始信号Sini的脉冲结束。时间点h到h之间的时段，可以称为一启始时间(initial time)。
[0122]在时间点t1;电压电流转换器56依据引脚电压Vendt，产生充电电流Iqk，通过可变电阻114，开始对电容52充电，在电容52的一端产生当下时间信号VKg。当下时间信号VKE&会随着放电时间Tdis增加而上升，直到放电时间Tdis结束。因此，当下时间信号VKg可以视为一斜坡信号。在时间点t4之后，当下时间信号VKg维持在其峰值，其代表了体二极管37在此开关周期中，处于顺偏压状态的时段，也就是放电时间TDIS。
[0123]如同图7所示，电压Vkaised与当下时间信号V_，分别表示可变电阻114的两端的电压。在顺偏压信号Snb为逻辑上的I时，因为充电电流Iqk流经可变电阻114，所以电压Vea■会大于当下时间信号?矶，如同图8所示。相对于当下时间信号￥,1，电压Vka■可视为一升压信号。可变电阻114可以视为一偏压提供器，分别提供一偏压(offset voltage)，加给当下时间信号％1，来产生电压VKAISED。而此偏压的大小，受控于停滞时间控制信号DTBO、DTBl 与 DTB2。
[0124]在时间点t1;由于起始信号Sini的脉冲结束，启动器58可以设置(set)逻辑电路60中的SR触发器，使栅极信号Sdkv开始为逻辑上的1，如同图8所示。在此实施例中，因为整流开关24为一 PMOS晶体管，所以栅极信号Sdkv为逻辑上的I时，栅极信号Sdkv为一相对的低电压，整流开关24导通；当栅极信号Sdkv为逻辑上的O时，栅极信号Sdkv为一相对的高电压，整流开关24关闭。整流开关24导通会使输出电压Vqut对次级侧电压Vsec两者的差异突然的减小。图5上也显示了参考信号V?SYN。，其表示整流开关24没有导通时，应该的输出电压Votit对次级侧电压Vsec之间的差异。
[0125]在时间点t2，电压Vkaised超过了预估时间信号Vquess，所以比较器62重设(reset)逻辑电路60中的SR触发器，使栅极信号Sdkv成为逻辑上的0，整流开关24关闭。输出电压Vtot对次级侧电压Vsk的差，此时回复到跟参考信号VDS_?—样。简单来说，当预估时间信号Vquess与当下时间信号VKg的差，低于可变电阻114所提供的偏压时，整流开关24关闭。
[0126]时间点t2到t4之间的时段，如同图8所标示的，为停滞时间TDEAD。
[0127]在时间点t5，更新信号Supd的脉冲先关闭开关48a，而后导通开关48b。因此，当开关48a关闭时，电容50a可以先行记忆住当下时间信号VKg。在开关48b导通时，因为电容5(^与〖(^彼此短路,所以发生了电荷分享(charge sharing)，预估时间信号Vquess因此被更新。举例来说，如果电容5(^与50,的电容值大约相等。更新后的预估时间信号Vquess大约会等于更新前的预估时间信号Vquess与当下时间信号VKi的平均，如同图8所示。简单来说，Vquess=WXiess+(1-w) *V.，其中w为介于O与I之间的一比例值，由电容50a与50b的电容值所决定。
[0128]在时间点t6，图3中的功率开关20再度转为关闭，所以起始信号Sini的脉冲出现，顺偏压信号Sm转为逻辑上的I。时间点h到t6之前的时段，可以视为一个开关周期。在时间点t6之后的开关周期，预估时间信号Vquess也被更新，继续往当下时间信号VK1逼近，如同图8所示。
[0129]从以上电路操作的说明可知，每经过一个开关周期，预估时间信号Vquess可能以电荷分享的方式，往当下时间信号的峰值逼近。这样的逼近方式将会非常快速的使预估时间信号Vquess很接近当下时间信号VKg。可变电阻114所提供的偏压，可以使得栅极信号Sdkv适时地在体二极管37变成逆偏压前就关闭同步整流开关24，增加同步整流的能源转换效率。因此，可变电阻114决定了同步整流开关24的开启时间结束点，所以也决定了停滞时间TDEAD。采用可变电阻114来提供的偏压，也比较不会受到制程、温度等变化所影响。可变电阻114的电阻值，如同先前所述的，可以通过电阻90与92来编程。
[0130]在稳定状态(负载16长时间不变)时，停滞时间Tdead的长度，是由可变电阻114的电阻值决定。
[0131]以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。
【主权项】
1.一种同步整流控制方法，包含有: 提供一同步整流控制器，其具有一第一引脚； 米样该第一引脚上的一引脚电压，以产生一米样电压； 在产生该采样电压之后，提供一检测电流，从该同步整流控制器，流出该第一引脚； 依据该采样电压以及该引脚电压，产生数个数字的停滞时间控制信号；以及 依据所述停滞时间控制信号，控制一整流开关，以决定该整流开关的一停滞时间。2.如权利要求1所述的同步整流控制方法，其中，该第一引脚为一多功能引脚，该控制方法还包含有: 在提供该检测电流之前，当该引脚电压超过一参考电压时，致能该同步整流控制器。3.如权利要求1所述的同步整流控制方法，包含有: 比较该采样电压以及该引脚电压，以产生一模拟的误差信号； 将该误差信号转换成数个数字信号；以及 锁存所述数字信号，以产生所述停滞时间控制信号。4.如权利要求1所述的同步整流控制方法，包含有: 依据所述停滞时间控制信号，控制一可变电阻； 其中，该可变电阻被架构来决定该停滞时间。5.如权利要求4所述的同步整流控制方法，包含有: 提供一充电电流，流经该可变电阻，对一电容充电，以在该可变电阻的两端分别产生一斜坡信号以及一升压信号； 在该整流开关关闭时，以该斜坡信号更新一预估时间信号；以及依据该预估时间信号以及该升压信号决定该整流开关的一开启时间，因而决定了该停滞时间。6.如权利要求1所述的同步整流控制方法，其中，当该检测电流停止时，该引脚电压大约比例在经过该整流开关整流后的一输出电压。7.如权利要求1所述的同步整流控制方法，其中，当该数字的停滞时间控制信号产生后，停止该检测电流。8.一种同步整流控制器，用以控制一整流开关，包含有: 一第一引脚； 一电流源，可选择性的提供一检测电流，流出该第一引脚； 一米样电路，连接至该第一引脚，用以米样该第一引脚上的一引脚电压，以产生一米样电压； 一误差放大器，架构来在该检测电流被提供时，依据该引脚电压以及采样电压，产生一模拟的误差信号；以及 一模拟数字转换器，架构来将该误差信号转换成数个数字的停滞时间控制信号； 其中，所述停滞时间控制信号可以决定该整流开关之一停滞时间。9.如权利要求8所述的同步整流控制器，其中，该模拟数字转换器将该误差信号转换成数个数字信号，并锁存所述数字信号，以产生该停滞时间控制信号。10.如权利要求8所述的同步整流控制器，令包含有: 一可变电阻，受控于所述停滞时间控制信号。11.如权利要求8所述的同步整流控制器，包含有: 一开启时间控制器，架构来产生一斜坡信号以及一升压信号，包含有一可变电阻，受控于所述停滞时间控制信号； 其中，该可变电阻可决定该斜坡信号与该升压信号之间的差异。12.如权利要求11所述的同步整流控制器，其中，该开启时间控制器包含有: 一充电电流源以及一电容，该可变电阻连接于该充电电流源与该电容之间，该可变电阻的两端分别提供该斜坡信号以及该升压信号； 一更新电路，在该整流开关关闭时，以该斜坡信号更新一预估时间信号；以及一比较器，比较该预估时间信号以及该斜坡信号，以决定该整流开关的一开启时间，因而决定该整流开关的该停滞时间。
【专利摘要】可编程停滞时间的同步整流控制方法以及同步整流控制器。实施例提供一种同步整流控制方法，包含有：提供一同步整流控制器，其具有一第一引脚；采样该第一引脚上的一引脚电压，以产生一采样电压；于产生该采样电压之后，提供一检测电流，从该同步整流控制器，流出该第一引脚；依据该采样电压以及该引脚电压，产生数个数字的停滞时间控制信号，并依据该等停滞时间控制信号，控制一整流开关，以决定该整流开关的一停滞时间。
【IPC分类】H02M7/12, H02M7/00
【公开号】CN104901556
【申请号】CN201410082752
【发明人】林崇伟, 林扬盛
【申请人】通嘉科技股份有限公司
【公开日】2015年9月9日
【申请日】2014年3月7日