用于操作开关调节器的电路和方法
【专利摘要】本发明包含用于控制开关调节器操作的电路和方法。可以控制高侧和低侧开关的导通和关断，使得在两个开关均关断时电感电流可以用于对中间开关节点充电和/或放电。在一个实施例中，AC级的低电平到高电平的转变和高电平到低电平的转变之间延时可以在DC级的多个周期内循环。
【专利说明】用于操作开关调节器的电路和方法
[0001]相关申请的交叉引用
[0002]本申请要求于2013年11月26日提交的美国临时专利申请案61/909，041的优先权，其内容在此以引用的方式全部并入本文。本申请要求于2014年6月26日提交的美国非临时专利申请案14/315,768的优先权，其内容在此以引用的方式全部并入本文。
技术领域
[0003]本发明涉及电子系统和方法，特别地，涉及用于操作开关调节器的电路及方法。
【背景技术】
[0004]开关调节器通常包含高侧和低侧开关。这些开关的操作方式会影响调节器的效率。举例而言，电压调节器的同步输出级的最佳利用可以取决于调节功率FET栅极信号的能力。因为体二极管导通和体二极管反向恢复而导致的过长的死区时间(FET均关断的时间)可以引起效率损耗。或者，如果死区时间太短(或者反向)，两个功率FET的同步导通也会降低效率。
【发明内容】
[0005]本发明包含用于操作开关调节器的电路及方法。本发明包含用于控制开关调节器操作的电路及方法。可以控制高侧和低侧开关的导通和关断，使得在两个开关均关断时电感电流可以用于对中间开关节点充电和/或放电。在一个实施例中，AC级的低电平到高电平的转变期间和高电平到低电平的转变期间之间的延迟可以在DC级的多个周期内循环。
[0006]以下具体描述和附图提供了对本发明的特性和优点更好的理解。
【附图说明】
[0007]图1示出了对与开关调节器中的开关节点相关的寄生电容充电和放电。
[0008]图2显示了根据一个实施例的开关调节器的波形。
[0009]图3示出了根据一个实施例的包含死区时间控制的开关调节器。
[0010]图4示出了根据一个实施例的图3中的开关调节器的波形。
[0011]图5示出了根据一个实施例的图3中的开关调节器的额外的波形。
[0012]图6示出了根据一个实施例的图3中的开关调节器的额外的波形。
[0013]图7示出了根据一个实施例的用于控制死区时间的示例性电路。
[0014]图8示出了根据一个实施例的用于产生高侧和低侧驱动信号的电路。
[0015]图9示出了根据一个实施例的图8中的电路的波形。
[0016]图10示出了根据一个实施例的示例性可编程延迟电路。
[0017]图11显示了用于控制正向和负向(重叠)死区时间的示例性电路，包含额外的可编程延迟元件以控制负向死区时间。
[0018]图12示出了负向死区时间的波形。
【具体实施方式】
[0019]本发明涉及开关调节器。在以下描述中，出于解释的目的，阐述了大量示例和具体细节以便提供对本发明的透彻理解。然而，对于本领域技术人员来说，如在权利要求中所表达的本发明显然可以仅仅包括这些示例中的一些或者所有特征或者与下文所描述的其它特征相组合，并且可以进一步包括本文所描述的特征和概念的修改和等效。
[0020]本发明的实施例包括用于操作开关调节器的电路和方法。图1示出了对开关调节器中的电容充电和放电。开关调节器100包含在第一供电电压Vin和中间节点SW之间的高侧开关101和在节点SW和第二供电电压(此处为地)之间的低侧开关102。举例而言，可以使用MOS晶体管实现开关1I和102。因为MOS器件的源极或者漏极电容，节点SW可以具有相关的寄生电容Cp。此外，可以在地和节点SW之间形成二极管D(例如，在MOS器件的本体中)ο 二极管D可以提供节点SW的寄生电容。
[0021]在操作期间，高侧驱动信号HS可以关断和导通开关101并且低侧驱动信号LS可以关断和导通开关102。通常，当开关101导通时，Vin耦合至节点SW以增大电感L 122中的电流。在该时间段内，开关102关断。同样地，当开关102导通时，节点SW耦合至地以减小电感L122中的电流。在该时间段内，开关101关断。
[0022]图2示出了根据一个实施例的开关调节器的波形。图2显示了高侧开关信号HS为高(开关101导通)，如220所示，而低侧开关信号LS为低(开关102关断)，如221所示。当LS为高时(开关102导通)，HS为低(开关101关断)。图2进一步示出了时间段210和211，在此被称为“死区时间”。时间210表示当开关101导通(且开关102关断)时的状态和当开关102导通(且开关101关断)时的状态之间的时间段。同样地，时间211表示当开关102导通(且开关101关断)时的状态和当开关101导通(且开关102关断)时的状态之间的时间段。这些时间段可以影响系统的性能。举例而言，如果这些死区时间太短(或者为负)，两个开关可能同时导通，使得Vin直接耦合到地，导致引起功率损耗的“直通”电流产生。
[0023]图1和2示出了涉及死区时间的另一个问题。如图2所示，当HS为高时，如222所示，节点SW在Vin处，并且如223所示，电感中的电流增大。当HS变为低时，由于正向电感电流Ilpos对SW放电，Vin开始下降。如果死区时间太长，正向电感电流可能对电容Cp放电并导通二极管D，导致SW上的电压下降到低于地电位。如果SW上的电压低于地电位，则当LS变为高时，必须通过地对Cp (包含二极管D的结电容)充电，其进一步产生了功率损耗。
[0024]本发明的实施例包含在高电平到低电平的转变期间(S卩，关断开关101和导通开关102的转变期间)使用正向电感电流对中间节点SW的电容放电或者在低电平到高电平的转变期间(即，关断开关102和导通开关101的转变期间)使用负向电感电流对中间节点SW的电容充电。本发明的实施例可以设置高侧开关关断和低侧开关导通之间的时间段，使得在该时间段内，正向电流对中间节点SW放电至一个电压(例如，Vsw = gnd)，其中低侧开关上的电压为0V。同样地，本发明的实施例可以设置低侧开关关断和高侧开关导通之间的时间段，使得在该时间段内，负向电流对中间节点SW充电至一个电压(例如，Vsw = Vin)，其中高侧开关上的电压为0V。举例而言，当开关上的电压(例如，源极-漏极电压)为OV时，导通低侧开关和/或尚侧开关可以减小功率损耗并提尚开关调节器的效率。
[0025]图2示出了示例性开关调节器的操作。当HS为高且LS为低时，节点SW在Vin处且电感电流为正并增大。当HS变为低，开关101关断，并且由于正向电感电流对节点SW和Cp放电，SW上的电压减小。在SW上的电压减小到低于输出电压Vo后，电感中的电流开始减小。在一个实施例中，当SW接近OV时(例如，在二极管D变为正向偏置并开始传导电流时)，电路被配置为驱动LS为高。同样地，当LS为高且HS为低时，节点SW接地(OV)且电感电流为负并减小。当LS变为低，开关102关断，并且由于负向电感电流流入节点SW和Cp，SW上的电压开始增大。在SW上的电压增大到高于输出电压Vo后，电感中的电流开始增大。在一个实施例中，当SW接近Vin时，电路被配置为驱动HS为高。应当理解的是在不同电路中可以单独使用上述技术，其中如上面所述的一个开关调节器可以产生时间段210以对SW放电而不是对SW充电，并且其中如上面所述的另一个开关调节器可以产生时间段211以对SW充电而不是对SW放电。在下面所述的一个示例性实施例中，举例而言，开关调节器可以包括用于产生时间段210和211的电路以对SW充电和放电，并提高系统的效率。
[0026]上述技术的一个示例性应用是在如图3所示的具有AC级(或阶段)和DC级(或阶段)的开关调节器中。在共同拥有的发明名称为“SWITCHING REGULATOR CIRCUITS ANDMETHODS，，，发明人为David Christian Gernard Tournatory和Kevin Kennedy Johnstone的美国专利申请案14/144，169中描述了具有AC和DC级的开关调节器的操作，该案内容在此以引用的方式全部并入本文。在一些buck调节器应用中，其中Vin大于Vout，电路通常是正的。因此，使用上述充电和放电技术可能是不切实际的。然而，在一些实施例中，在中载和重载时AC级可以消除DC级纹波，并且在轻载时DC级可以关闭且AC级可以用于为负载提供电流(例如，而不需要执行纹波消除)，如共同拥有且同时申请的发明名称为“SWITCHINGRE⑶LATOR CIRCUITS AND METHODS”的美国专利申请案14/315,682中所描述的，该案的内容在此以引用的方式全部并入本文。在这些情况下，电感电流可以为正也可以为负。
[0027]图4示出了根据一个实施例的图3中的开关调节器的波形。在这个示例中，AC级用于主动消除DC级的纹波电流。在这个情况下，举例而言，AC级不提供任何负载电流并且其电感电流以零为中心并可以用于在两个转变期间对AC级的输出节点充电或放电。因此，在一些实施例中，AC级中的电流ILAC可以为正也可以为负。因此，举例而言，一些实施例可以包含电路，以建立高侧开关关断和低侧开关导通之间的死区时间，以使用正向电感电流对节点SW放电至0V，并建立低侧开关关断和高侧开关导通之间的死区时间，以使用负向电感电流对节点SW充电至Vin。
[0028]图5示出了根据一个实施例的图3中的开关调节器的额外波形。当在SWAC节点从高电平到低电平转变的期间，电感电流为正时，正向电感电流对SWAC节点放电至地，如501-504所示。另一方面，当在SWAC节点从低电平到高电平转变的期间，电感电流为负时，负向电感电流对SWAC节点充电至VIN，如505-508所示。图5示出了从高电平到低电平(H2L)的死区时间，以将SWAC从Vin减小到地，以及从低电平到高电平(L2H)的死区时间，以将SWAC从地增大到Vin，其可以提高开关调节器的效率，举例而言。
[0029]图6示出了根据一个实施例的图3中的开关调节器的额外波形。在一些应用中，AC级可以不提供DC电流并可以以零为中心。如图6所示，其分别在610显示了高侧DC开关，在611显示了DC周期内的DC电流，在612显示了DC周期内的AC电流，以及在613和614显示了AC级的HS和LS开关。举例而言，在重载或满载期间，AC级执行纹波消除，其中电感电流可以变为正向也可以变为负向。如图6所示，对于整个周期内不同的转变期间，电感电流ILAC可以是不同的。在这个示例中，电感电流在DC级的多个完整周期内呈现重复的正值和负值，以消除DC纹波。因此，对于每个周期，预测对于不同HS/LS转变期间的最佳死区时间是可能的。举例而言，可以通过模拟或者特征化发生预测，并且可以存储针对特定转变期间用于设置不同受控时间段所得到的参数用于操作期间的使用。因此，用于产生这些重复电流的PWM信号也在DC级的完整周期之后重复。举例而言，图6示出了高侧PffM驱动信号HSAC 613，其在DC级的周期之后以每循环为6个PffM周期重复。同样地，图6示出了低侧PffM驱动信号LSAC 614，其在DC级的周期之后以每循环为6个P丽周期重复，举例而言。因为AC电感电流保持以O为中心而不管DC电感承载的电流量，可以预测在DC级周期内的每个转变期间的最佳死区时间。可以在DC级的多个周期内存储和重复死区时间，以优化SWAC节点上的并联电容的充电和放电。举例而言，当DC级主动且AC级用于消除DC级的电流纹波时，可以实现死区时间的循环。
[0030]在一个实施例中，可以存储和循环对于高-低和低-高转变期间预定的时间段(死区时间)，以产生一系列死区时间值(例如，延迟)以优化转变。在图6所示的示例中，电路经设计具有在启动阶段编程并独立调整的12个参数，以优化死区时间减小损耗。存储并循环这些最佳值。举例而言，针对在615所显示的低-高转变(L2H_DT)，可以循环6个不同的死区时间值。同样地，针对在616所显示的高-低转变(H2L_DT)，可以循环6个不同的死区时间值。在LSAC信号的下降沿(例如，当低侧开关关断且SW变为高时)，L2H_DT值可以是有效的，以及在HSAC信号的下降沿(例如，当高侧开关关断且SW变为低时)，H2L_DT值可以是有效地。如图6所示的，不同的低-高转变期间具有对应的死区时间值并且不同的高-低转变期间具有对应的死区时间值。在下面具体描述的一个示例性实施例中，死区时间值是用于延迟编程的数字值。从图6可以看出四种情形:(I)正向电感电流650的H2L延迟(延迟>0)，(2)负向电感电流651的H2L延迟(延迟接近但是大于零以防止直通电流)，(3)正向电感电流652的L2H延迟(延迟接近但是大于零以防止直通电流)，以及(4)负向电感电流653的L2H延迟(延迟>0)。
[0031]图7示出了根据一个实施例的控制死区时间的示例性电路。在一个实施例中，开关调节器可以包括驱动比较器702产生HVM信号的反馈环路701(FB环路)。举例而言，Pmi信号可以通过驱动控制电路703耦合以分别产生高侧HS和低侧LS开关信号HASC和LSAC。驱动控制电路703可以包括如下面所具体描述的可编程延迟。在这个示例中，第一多路复用器(MUX)721接收低-高死区时间的N个预定值，其可以用于控制驱动控制703中的可编程延迟。使用通过HSAC信号的下降沿锁定的L2H_DT计数器720将死区时间值依次提供至驱动控制电路703的输入端。HSAC信号的下降沿指示对应于高-低转变，高侧开关何时关断，其是低-高死区时间不需要且可以改变序列中的下一个数值的时间。使用高侧DC级的上升沿重置L2H_DT计数器720，其指示序列的重新开始。
[0032]同样地，第二多路复用器(MUX)731接收高-低死区时间的另外N个预定值，其可以用于控制驱动控制703中的可编程延迟。使用通过HSAC信号的上升沿锁定的H2L_DT计数器730可以依次提供死区时间值至驱动控制电路703的输入端。HSAC信号的上升沿指示对应于低-高转变，高侧开关何时导通，其是高-低死区时间不需要且可以改变序列中的下一个数值的时间。使用高侧DC级的上升沿重置H2L_DT计数器720，其指示序列的重新开始。在一个示例性实现方式中，各自针对H2L_DT和L2H_DT死区时间延迟，使用4位提供死区时间的12个数值。此外，举例而言，针对负死区时间，可以使用标记位，以消除通过低侧驱动器且长于高侧驱动器的延迟。
[0033]图8示出了根据一个实施例的用于产生高侧和低侧驱动信号的电路。图8中的电路是具有用于控制低-高死区时间和高-低死区时间的可编程延迟电路的驱动控制电路的一个示例。在这个示例中，P丽信号HS_CTRL通过高侧通道耦合以产生高侧驱动信号HS和通过低侧通道耦合以产生低侧驱动信号LS。高侧通道包括接收L2H_DT的第一可编程延迟模块810，其延迟了高侧信号HS导通的时间，其导致节点SW从低到高的转变。在这个示例中，HS_CTRL耦合至与门811的一个输入端。HS_CTRL的延迟版本(表示为“HS.d” )耦合至与门811的另一个输入端。因此，HS仅仅在与门811同时接收HS_CTRL和HS.d时变为高。如上所述，L2H_DT包括死区时间(或延迟)值。因此，L2H_DT可以用于控制HS_CTRL和HS.d之间的延迟，其控制HS和高侧开关的时刻。
[0034]同样地，低侧通道包括反相器822和接收H2L_DT的第一可编程延迟模块820，其延迟了低侧信号LS导通的时间，其导致节点SW从高到低的转变。在这个示例中，HS_CTRL*(HS_CTRL的反相)耦合至与门821的一个输入端。HS_CTRL*的延迟版本(表示为“LS.d”)耦合至与门821的另一个输入端。因此，LS仅仅在与门821同时接收肥_(^此*和1^.d时变为高。如上所述，H2L_DT包括死区时间(或延迟)值。因此，H2L_DT可以用于控制HS_CTRL*和LS.d之间的延迟，其控制LS和低侧开关的时刻。
[0035]图9示出了根据一个实施例的图8中电路的波形。如图9所示，通过L2H_DT的可编程值控制LS的下降沿(低侧开关关断)和HS的上升沿(高侧开关导通)之间一一即，低-高转变的时间延迟。同样地，通过H2L_DT的可编程值控制HS的下降沿(高侧开关关断)和LS的上升沿(低侧开关导通)之间一一即，高-低转变的时间延迟。
[0036]图10示出了根据一个实施例的示例性可编程延迟电路。在这个示例中，反相器1001-1008可以用作延迟元件。如图所示配置反相器。开关SW(0-3)可以被配置为增大或减小该延迟。举例而言，最小延迟可以导通SW(O)和关断所有其它开关。通过导通SW(I)和关断所有其它开关可以获得逐步延长的延迟。信号路径中的反相器的数量和对应的延迟可以相应地增加。更多的延迟可以提高效率，因为电路使用电感中的电流对SW节点充电，而不使用SW节点上的电荷。短延迟产生较短的死区时间，并且电路仅仅使用延迟电路实际需要的死区时间。举例而言，较短的延迟使用较少的反相器和较少的功率。
[0037]图11显示了用于控制正向和负向(重叠)死区时间的示例性电路，其包括额外的可编程延迟元件以控制负向死区时间。为了建立负向(或者重叠)H2L死区时间，延迟H2L_DT等于零(H2L_DT = O)并且延迟H2L_N_DT不等于零(H2L_N_DT! = O)。为了建立正向(或者重叠)L2H死区时间，延迟L2H_DT = O并且延迟L2H_N_DT != O。图12示出了负向死区时间的波形。举例而言，上述电路可以提供正向和负向延迟控制，以将边沿配置为最大效率。
[0038]其它示例性实施例
[0039]本发明的不同实施例和示例性实现方式可以采取不同形式。在一个实施例中，本发明包括一种方法，其包括关断开关调节器中的第一开关，在第一开关关断后导通开关调节器中的第二开关，其中第二开关在一个受控时间段之后导通，其中电感中的电流改变第一开关的第一端和第二开关的第一端之间的节点上的电压，以及其中配置受控时间段使得当第二开关导通时，在受控时间段之后，第一开关和第二开关之间的节点上的电压大致等于第二开关的第二端上的电压。
[0040]在一个实施例中，本发明包括一种开关调节器电路，其包括第一开关，其具有耦合至第一电压的第一端和耦合至开关节点的第二端;第二开关，其具有耦合至开关节点的第一端和耦合至第二电压的第二端；电感，其具有耦合至开关节点的第一端和耦合至开关调节器输出节点的第二端；以及驱动电路，用于产生使第一开关导通和关断的第一信号和产生使第二开关导通和关断的第二信号，其中第二开关在第一开关关断后导通，其中在第一开关关断和第二开关导通之间的时间段是一个受控时间段，其中电感中的电流改变开关节点上的电压，以及其中配置受控时间段使得当第二开关导通时在受控时间段后，开关节点上的电压大致等于第二开关的第二端上的电压。
[0041]在一个实施例中，开关调节器电路进一步包括可编程延迟电路以产生受控时间段。
[0042]在一个实施例中，开关调节器包括AC级和DC级，AC级包括第一开关和第二开关，并且其中在第一操作模式中，AC级消除DC级的纹波，以及进一步包括在DC级的周期内的多个受控时间段，其中不同受控时间段对应于在多个转变期间内AC级中的不同电感电流。
[0043]在一个实施例中，多个第一受控时间段对应于AC级中的开关节点的多个高电平到低电平转变期间内AC级中的不同电感电流，以及其中多个第二受控时间段对应于AC级中的开关节点的多个低电平到高电平转变期间内AC级中的不同电感电流，所述高电平到低电平转变期间为第一转变，所述低电平到高电平转变为第二转变。
[0044]在一个实施例中，在低电平到高电平的转变期间配置多个第一受控时间段，以及其中在高电平到低电平的转变期间配置多个第二受控时间段。
[0045]在一个实施例中，在DC级的多个周期内重复多个受控时间段。
[0046]在一个实施例中，多个受控时间段存储为多个数字值。
[0047]在一个实施例中，多个数字值用于多个延迟的编程。
[0048]在一个实施例中，第一开关和第二开关是MOS晶体管。
[0049]在一个实施例中，第一开关是高侧开关且第二开关是低侧开关，以及其中电感中的电流使节点上的电压减小。
[0050]在一个实施例中，第一开关是低侧开关且第二开关是高侧开关，以及其中电感中的电流使节点上的电压增大。
[0051 ]在一个实施例中，本发明包括一种方法，其包括关断开关调节器中的第一开关，在第一开关关断后导通开关调节器的第二开关，其中第二开关在一个受控时间段之后导通，其中电感中的电流改变第一开关的第一端和第二开关的第一端之间的节点上的电压，以及其中配置受控时间段使得当第二开关导通时，在受控时间段之后，第一开关和第二开关之间的节点上的电压大致等于第二开关的第二端上的电压。
[0052]在一个实施例中，开关调节器包括AC级和DC级，AC级包括第一开关和第二开关，并且其中受控时间段包括在DC级的周期内的多个时间段。
[0053]在另一个实施例中，多个受控时间段在DC级的每个周期内重复。
[0054]在另一个实施例中，第一开关和第二开关是MOS晶体管。
[0055]在另一个实施例中，本发明包括一种包括开关调节器的电路，该开关调节器包括第一开关、第二开关、电感和驱动电路，以产生第一信号以导通和关断第一开关，以及产生第二信号以导通和关断第二开关，以及可编程延迟电路以产生可控时间段。第二开关在第一开关关断后导通，并且第二开关在受控时间段后导通。电感中的电流改变第一开关的第一端和第二开关的第一端之间的节点上的电压，并且当第二开关导通时，在受控时间段后，受控时间段被配置为使得第一开关和第二开关之间的节点上的电压大致等于第二开关的第二端上的电压。
[0056]以上描述示出了本发明的各种实施例以及具体实施例的各方面如何实施的示例。上述示例不应被认为是唯一的实施例，并且被呈现以示出通过以下的权利要求所定义的各种实施例的灵活性和优点。基于上述公开的内容和以下的权利要求，并且可以在不脱离由权利要求所定义的实施例的精神和范围的情况下采用其它配置、实施例、实施方案和等效。
【主权项】
1.一种方法，包括: 关断开关调节器第一级中的第一开关，所述开关调节器进一步包括第二级； 在所述第一开关关断后导通所述开关调节器的所述第一级中的第二开关， 其中所述第二开关在多个受控时间段中的一个时间段之后导通，其中电感中的电流改变所述第一开关的第一端和所述第二开关的第一端之间的节点上的电压，以及其中所述受控时间段根据不同输出电流配置，使得当所述第二开关导通时，在每个受控时间段之后，所述第一开关和所述第二开关之间的所述节点上的所述电压大致等于所述第二开关的第二端上的电压。2.根据权利要求1所述的方法，其中在第一操作模式中，所述第一级消除所述第二级中的纹波，以及其中所述多个受控时间段发生在所述第二级的周期内，其中不同受控时间段对应于在多个转变期间所述第一级内的不同电感电流。3.根据权利要求1所述的方法，其中多个第一受控时间段对应于所述第一级中的开关节点的多个高电平到低电平转变期间内所述第一级中的不同电感电流，以及其中多个第二受控时间段对应于所述第一级中的所述开关节点的多个低电平到高电平转变期间内所述第一级中的不同电感电流，所述高电平到低电平转变期间为第一转变，所述低电平到高电平转变为第二转变。4.根据权利要求3所述的方法，其中在低电平到高电平的转变期间配置所述多个第一受控时间段，以及其中在高电平到低电平的转变期间配置所述多个第二受控时间段。5.根据权利要求1所述的方法，其中在所述第二级的多个周期内重复所述多个受控时间段。6.根据权利要求1所述的方法，其中所述多个受控时间段存储为多个数字值。7.根据权利要求6所述的方法，其中所述多个数字值用于多个延迟的编程。8.根据权利要求1所述的方法，其中所述第一开关和所述第二开关是MOS晶体管。9.根据权利要求1所述的方法，其中所述第一开关是高侧开关且所述第二开关是低侧开关，以及其中所述电感中的所述电流使所述节点上的所述电压减小。10.根据权利要求1所述的方法，其中所述第一开关是低侧开关且所述第二开关是高侧开关，以及其中所述电感中的所述电流使所述节点上的所述电压增大。11.一种开关调节器电路，包括第一级和第二级，所述第一级包括: 第一开关，其具有耦合至第一电压的第一端和耦合至开关节点的第二端； 第二开关，其具有耦合至所述开关节点的第一端和耦合至第二电压的第二端； 电感，其具有耦合至所述开关节点的第一端和耦合至开关调节器输出节点的第二端；以及 驱动电路，用于产生使所述第一开关导通和关断的第一信号和产生使所述第二开关导通和关断的第二信号， 其中所述第二开关在所述第一开关关断后导通，其中在所述第一开关关断和所述第二开关导通之间的时间段是多个受控时间段中的一个，其中所述电感中的电流改变所述开关节点上的电压，以及其中根据多个不同输出电流配置所述受控时间段，使得当所述第二开关导通时在所述受控时间段后，所述开关节点上的所述电压大致等于所述第二开关的所述第二端上的电压。12.根据权利要求11所述的开关调节器电路，进一步包括可编程延迟电路以产生所述受控时间段。13.根据权利要求11所述的开关调节器电路，其中在第一操作模式中，所述第一级消除所述第二级的纹波，以及其中不同受控时间段对应于在多个转变期间内所述第一级的不同电感电流。14.根据权利要求11所述的开关调节器电路，其中多个第一受控时间段对应于在所述第一级中的所述开关节点的多个高电平到低电平转变期间内所述第一级中的不同电感电流，以及其中多个第二受控时间段对应于在所述第一级中的所述开关节点的多个低电平到高电平转变期间内所述第一级中的不同电感电流，所述高电平到低电平转变期间为第一转变，所述低电平到高电平转变为第二转变。15.根据权利要求14所述的开关调节器电路，其中在低电平到高电平的转变期间配置所述多个第一受控时间段，以及其中在高电平到低电平的转变期间配置所述多个第二受控时间段。16.根据权利要求11所述的开关调节器电路，其中在所述第二级的多个周期内重复所述多个受控时间段。17.根据权利要求11所述的开关调节器电路，其中所述多个受控时间段存储为多个数字值。18.根据权利要求17所述的开关调节器电路，其中所述多个数字值用于多个延迟的编程。19.根据权利要求11所述的开关调节器电路，其中所述第一开关和所述第二开关是MOS晶体管。20.根据权利要求11所述的开关调节器电路，其中所述第一开关是高侧开关且所述第二开关是低侧开关，以及其中所述电感中的所述电流使所述节点上的所述电压减小。21.根据权利要求11所述的开关调节器电路，其中所述第一开关是低侧开关且所述第二开关是高侧开关，以及其中所述电感中的所述电流使所述节点上的所述电压增大。
【文档编号】G06F1/20GK105917564SQ201480064522
【公开日】2016年8月31日
【申请日】2014年11月17日
【发明人】尼古拉斯·斯蒂芬·莫里尔, 戴维·克里斯蒂安·杰勒德·托恩拉托瑞
【申请人】矽力杰半导体技术(杭州)有限公司