专利名称：改进的频率合成器的制作方法
技术领域：
本发明涉及σ-δ调制器，具体而言本发明涉及无线电频率合成器，其在小数中使用上述调制器，但本发明并不限制于此。更具体而言，本发明涉及调制器系统，其能扩展小数分频率的范围和减少寄生频率的发射。
背景技术：
无线电通信装置采用各种形式的频率合成器来控制信号的传递和接收。一合成器一般包括一个基准振荡器，其产生一稳定的基准频率信号并用于确定频率可控的振荡器的输出值，所述输出值反过来又产生可变的RF输出信号。这种输出信号一般通过一个或多个混频器耦合到通信装置的天线上，其分别调制或解调接收或传送的信号。所述合成器可以通过控制单元，例如数字处理器进行编程来产生装置所要求的频率范围内的受控的振荡器信号。频率合成器还经常用在无线电广播发射机的传送器的功率放大系统中。
间接的频率合成器使用一个或多个锁相环(PLL)，来从频率受控的振荡器产生可变的输出信号。所述锁相环包括一鉴相器，其根据基准信号合反馈信号之间的相位差产生一输出。所述反馈信号通常通过对受控的振荡器的输出进行分频来产生的。鉴相器的输出应用到环路滤波器上，所述环路滤器向受控的振荡器提供一控制信号。通常使用电压而非电流受控的振荡器。一般，这种类型的反馈环试着使受控的振荡器的频率与多个基准频率相匹配，并稳定基准信号和反馈信号之间的预定的相位差。
频率受控的振荡器的输出的分频能以各种方式实施，以使相对低频的参数来确定宽范围的RF输出频率。在很多情况下，整数分频技术是可接受的。然而，小数分频技术开始成为普通的，并允许合成器取得尽可能细的频率分辨率。这些技术调制反馈到鉴相器的瞬时整数分频率，以产生平均的非整数分频率。所述非整数值包括一数值为N的整数部分N和数值一般在范围{0，1}范围之内的小数部分FP。分频值的循环变化一般会在合成的输出信号中产生寄生频率和额外的相位干扰。已经采用各种消除方案，例如相位插值法，来减少小数迹数和干扰，但一般会增加复杂性和合成器的成本，以实现迹数幅度的明显的减小。
使用σ-δ调制器来减小相位干扰和由非整数分频值产生的迹数的小数—N合成器是已知的，如在美国专利4,609,881中所描述的。这种调制技术作为模拟—数字转换的发展而出现，并广泛地用在多种用途的电子通信装置中。其包括反馈，以改进粗略的量化器的有效的分辨率，并允许由量子化而产生的干扰整形。一般而言，输入通过一积分器送入所述量化器，量子化的输出被反馈回来并从输入中减除。所述调制器的输出因此包括原始的信号加上量子化误差的第一差额。其中的第一顺序过程可以使用数字信号来全部或部分实施。在IEEE出版社1997年的“σ-δ数据转换器”中可以发现关于σ技术的详细描述。
较高顺序的σ-δ一般使用两个或多个积分器，每个积分器从输出值接收反馈信号，来改进全部的干扰性能。有时也使用一级联，其中两个或多个调制器的输出以消除它们单独产生的干扰的方式被合并起来。例如在一个有两个第一顺序的调制器的级联中，第一调制器的输出被送入第二调制器。第二调制器的输出与第一调制器的输出区分开来并且从第一调制器的输出去除，以提供一净信号。这使得干扰作为第二调制器的量子化误差的第二差额而留下，这种形式类似于第二顺序调制器的形式。多级量化器也被用于改进较高顺序和级联的调制器的稳定性。
发明概述本发明的目的是改进小数-N频率合成器的性能。这种改进特别是针对在选则分频值方面上所增加的适应性和减少的寄生频率或干扰的输出。一般，这些改进能通过有量化器的σ-δ调制器来实现，所述量化器带有在输出和/或反馈级中的逻辑控制。
根据一方面，本发明从广义上讲涉及一频率合成器，所述频率合成器包括一包括可编程的分频器的合成器环路，和一控制器，其确定分频器的平均小数值，其中每个分频值包括选定的整数和小数部分，并且所选定的小数部分在不同于{0，1}的范围内变化。
在本发明的第二方面，本发明涉及一种频率合成器，所述频率合成器包括一包括可编程的分频器的合成器环路，一分频器控制装置，其提供了一信号到分频器以进行小数分频并由此从环路产生所需的输出频率，其中所述控制装置包括至少一个数字调制器，所述调制器具有一加法器，一连接在加法器的输出端和输入端之间的锁存器，和一输出逻辑级，所述输出逻辑级在由加法器输出的一个或多个位上执行逻辑操作。
在本发明的第三方面，本发明还涉及一频率合成器，所述频率合成器包括一包括可编程的分频器的合成器环路，一分频器控制装置，所述分频器控制装置提供一信号到分频器以进行小数分频，由此从环路产生所需的输出频率，其中所述控制装置包括至少一个数字调制器，所述数字调制器有一加法器，一连接在加法器的输出和输入之间的锁存器和一反馈逻辑级，其在由加法器输出的一位或多位上执行逻辑操作。
在本发明的第四方面，本发明涉及一种数字调制器，其包括接收作为输入值的控制信号和误差信号，并通过加上输入产生多位输出值的加法器，一输出逻辑级，其接收由所述加法器的输出值中的至少一位得来的输入，并且在所述输入上执行逻辑操作，以产生一调制器输出信号，和一反馈路径，其包括一锁存器，其将加法器输出中的至少两组位组合起来，并产生误差信号。
在本发明的第五方面，本发明涉及一种调制器设置，其包括，两个或多个调制器，每个都有一个加法器、连接在加法器的输入和输出之间的锁存器和一输出逻辑级，其中连接所述调制器，这样每个调制器中的锁存器的输出在下一个调制器中，如果有，藕合到加法器的输入上，并且每个调制器中逻辑级的输出连接到一公用的组合级上，以产生所述装置的输出。
附图详述下面将参照附图描述本发明的优选实施例，其中
图1示意性地示出有分频器的频率合成器，所述分频器可以整数值进行编程；图2示出频率合成器，其中分频器被调制以进行小数分频；图3a，3b分别示出普通的行使σ-δ调制器和相应的量化器传输功能的累加器；图4a，4b分别示出理想的σ-δ调制器和对应于理想的两级量化器的传输功能的Z变化模式；图4c示出等同于图4a的用于与图6比较的Z变换模式；图4d是另一个示出高频振动信号如何被加入到σ-δ调制器，以减少极限周期的模式；图5示出由图3所示的第一顺序调制器的级联形成的三级σ-δ调制器；图6是具有形成根据本发明的改进的第一顺序σ-δ调制器的逻辑级的累加器电路；图7a，7b，7c示出了可以由图6的量化器实施的两，四和八级传输函数，图8是示出图6中的调制器的逻辑级如何实施形成两级量化器的表格；图9a，9b是示出图6中的调制器的逻辑级如何实施形成四级量化器的表格；图10给出由具有一量化器的调制器产生的小数值，所述量化器具有图9a，9b的四级传输函数；
图11示出由图6所示的第一顺序调制器的级联形成的三级调制器，所述第一顺序的调制器很可能具有不同的量化器级；图12是示出当量化器有不同的输出级时，图11中的单个的调制器的输入和输出所要求的换算系数的表格；图13是概括用于一系列可能的多极量化器的调制器的性能的表格；图14a，14b分别示出图5，11的多极调制器系统的抽样输出；图15是根据图6的另一个调制器，其中从量化器的反馈被高频振动；图16是示出量化器的可能的实施方式的表格。
优选实施例的详述参照附图可以理解，本发明的频率合成器或更具体而言是一σ-δ调制器能在权利要求的范围内以各种形式构成。下面仅仅以举例的形式来描述本发明的优选实施例。本领域的技术人员能够理解合成器和调制器的已知的部件，因此无需详细描述这些部件的功能。
图1示出了一简单的利用锁相环(PLL)10作为一反馈控制系统的频率合成器。所述环包括一鉴相器11，一滤波器12，一基准振荡器13和一电压可控振荡器(VCO)14。在从VCO到鉴相器的反馈回路16中包括一可编程的分频器15。所述鉴相器用于对来自基准振荡器的信号的频率f1和来自VCO的信号的频率f0在分频器中除以整数N之后的数值进行比较。如果基准信号的相位超前于被分频过的VCO信号的相位，那么鉴相器的输出值是一有效的频率下降信号，其用于减少VCO的频率。如果基准信号的相位滞后于被分频过的VCO信号的频率，那么鉴相器的输出值是一频率上升信号，其能增加VCO的频率。在正常操作情况下，锁相环是稳定的，这样输入到鉴相器的信号具有零相位差，并且VCO的输出以f0＝Nf1形成合成器的输出。一控制器17在离散的整数值的范围内设定N值。
图2示出了一普通的小数-N频率合成器，其中控制器17通过调制器20改变N的瞬时值。这产生了可从反馈环10中双模数分频器25获取的非整数分频值的范围。所述分频值在由控制器27确定的一个循环中，从N到N+1周期性变化。在此实施例中，调制器简单地包括一K位累加器，其从在线21上的控制器接收控制字k。每个分频器的输出脉冲作为时钟脉冲输给线22上的累加器，并且将输入字加到累加器内容上。如果累加器中的内容超过2k，那么就在线23上产生一溢出信号，并在分频器中由N+1而非N进行单一的分频。对于一恒定的输入字，累加器在每2k/k个脉冲时钟时会溢出。这会产生一有整数部分IP＝N和小数部分FP＝k/2k＜1的平均分频值，所述整数部分和小数部分由控制器确定。在正常操作条件下，所述锁相环稳定，这样输入到鉴相器中的信号有等于零的平均相位差，并且VCO的输出以f0＝(N+k/2k)f1形成合成器的输出。
图3a更详细地示出图2的累加器。一个加法器30有两个输入，其中一个接收来自线21上的控制器27的控制字k。第二输入接收通过锁存器31的加法器的输出信号c。来自加法器的溢出信号传送到线23上的除法器，而锁存器由线22上的除法器的输出值来通以时钟脉冲。所述累加器作为第一顺序的σ-δ调制器，其中，溢出信号表示加法器的输出信号c的量子化Q。图3b示出了不是关于零点对称的量子化传输函数Q(c)。
图4a与图3a的调制器相比给出了一种理想的第一顺序σ-δ调制器的Z传输模式。所述输入值k经由求和函数41表示的积分器和延迟器42送入两级量化器40。调制器的输出Y通过延迟器43反馈回来，并由一求和函数33从输入值中减去。积分器的输出表示为一信号u，其大致与图3a累加器的第二输入信号c是相等的。图4b示出了一理想的两级量子化传输函数Q(u)，所述函数关于零点对称。图4c是与图4b的模式相同的模式，这种模式将随后在与图6有关的说明中描述。
图4d示出了高频振动信号如何可以被加入调制器装置中。高频振动是一种已知的过程，在该过程中，一般一个随机的或至少准一随机数列被加入到一数字数据流上，以减小出现任何循环模式的可能性。所述数列的平均值是零，这样在输出上没有溢出影响。在本实施例中，从调制器的循环输出被传递至分频器，并且在合成器的输出值上产生寄生频率。如果需要，在一特定的实施例中，或者通过一额外的求和函数48在加法器44的输入值上或者经由求和函数49在量化器40的输入值上加上一个高频振动序列d。这可以更有效地使量子化干扰信号e有效随机化。所述序列d必须被预先滤波以通过调制器，优选由变换器(1-Z-1)来保留干扰形状。
图5示出一由普通的第一顺序调制器51，52，53例如图3a所示的累加器的级联形成的三级调制器50。一控制字X产生一相对复杂的信号Y，其可以提供给图2所示的除法器25来确定反馈环10的平均除法值。每个调制器级的内容形成一误差信号，这个误差信号被用作下一级的输入，而每个输出值传输通过一对相应的延迟元件54。所述调制器和延迟元件的输出值的选则传递至一组合级55。选择这些输出并将其组合，使得信号Y包括用于量子化误差的高顺序改正。每个调制器和每个延迟电路由分频器的输出给予时钟脉冲。
通过如图2所示的累加器溢出设置，小数-N分频导致了VCO14的输出值中的寄生频率。这些迹数(spur)以nf1k/2k从输出频率f0偏移，其中n＝0，1，2，3……。对于较大的n值所述迹数落在环10的带宽的外侧，并由滤波器12削弱。一般要求额外的电路来减少那些位于带宽范围内的迹数，这会增加合成器的复杂性和成本。由图5中的级联的输出来调制的分频对于绝大多数控制字X没有小数迹数。然而，信号Y是整数值的范围，并且分频器25必须能在环中进行多个模数除法。在这两种情况下，平均分频值的小数部分FP对任何给定的整数部分IP都被限定在范围{0，1}中。
图6示出了根据本发明的一优选的调制器60，其可以用于扩展频率合成器中的平均分频值的小数部分FP的范围。一控制字X产生输出Y，输出Y可以用于调制图2中的分频器。此附图中的所有的信号都是数字的，并且是2＝S的格式。一n-位加法器61有两个输出，其中一个接收控制字。第二个输入在各种反馈过程应用到最高的和最低的有效位之后，接收由加法器的输出值得出的误差信号e。一输出逻辑级62从加法器61接收最高有效位的一组t，并且在量子化过程中对位进行操作，这产生调制器输出。一反馈逻辑级63还从加法器61接收所述组t，并在反馈阶段对位操作，以确定调制器的过载和平稳性能。一个m-位加法器从加法器61接收一组m最高有效位，并从反馈逻辑级63接收一组m位。一锁存器65从加法器61接收一组n-m最低有效位，并从加法器64接收一组m位，以形成误差信号。锁存器65接收时钟脉冲信号，其使调制器从一个状态通过加法器61或加法器64中的加法过程移至下一个状态。
图6中的输出和反馈逻辑级62和63可以以各种方式提供。在所述位组上的专用的布尔操作是一种方式。或者两个阶段之一可以是多路转接器，从所述多路转接器位组t的值选择所述输出。所述多路转接器的输出值可以设置在硬件中或例如存储在寄存器中。
如果需要，一高频振动信号可以随时加入到调制器中，或者在有控制字X的加法器61的输入处，或者在加法器61的输出处，或者如下面所描述的作为反馈逻辑级的一部分。一高频振动信号一般增加其所加上的信号的幅度。如果本调制器的小数范围增加，一个额外的等同于图4d的求和函数48的加法器在加法器61的输入之前加上一个高频振动信号是必要的。在加法器61的输出处，为进行加法需要一个额外的等同于函数49的加法器。
图7a，7b，7c示出了分别用于两级，四级和八级量化器的理想的传递函数Q(u)，每个都可以通过图6的调制器60来实施。每个函数根据输入信号u在点d限定的一系列判定区域之一中的位置、产生一多极输出信号f。一般情况下，输出信号中的可能的判定区域和相应的级的范围由来自加法器61的组t中的位的数目确定。一位，两位和三位组分别提供例如两极，四级和八级的量子化。由具有图4c中的理想的σ-δ调制器模式的调制器的比较所表明的，上述实施方式都是可能的。加法器61执行加法函数44。输出级62形成量化器40。一隐含在图4c的反馈中的数字-模拟函数由反馈逻辑级63执行，以允许进行上述比较。加法器64执行加法函数46。L65执行延期函数47。量化器40的性能由输出逻辑级62内的参数的适当的选择来确定。
图8是概述用于输出和反馈逻辑级的参数选择的表格，所述输出和反馈逻辑级将在图6中的调制器中实施一理想的两-级量化器。在此表格中B＝2n，其中n是加法器61的长度，组t包含一单一的位。栏(I)包含t的可能的值，要求t能产生两级。栏(ii)和(iii)以另一十进位的和二进位的形式给出了相应的决定区域。栏(iv)和(v)给出来输出逻辑级62的功能。所述输出逻辑级62在此简单的情况下，作为反向器。对较高的级，要求更复杂的多位组t与量化器输出的匹配。栏(vi)，(vii)，(viii)给出了反馈逻辑级的功能性。栏(vi)包括确定反馈率的位，并且所述位能有些自由度地选则。
图9a，9b是概括输出和反馈逻辑级的参数的另一种选择方案的表格，所述输出和反馈级在图6的调制器中实施一种理想的四级量化器。在此实施例中，分频值的小数部分在图10所示的范围{-1.5，1.5}内。图9a是表示给出最佳干扰性能的决定区域选择的实施例。图9b是表示用于最佳硬件效率的有较少的位的选择方案的实施例。在每个表格中，左手部分表示量化器的输入的判定部分，中间部分表示加法器61的n位输出，右手部分表示反馈率和输出信号Y。一般，对任何实施方式而言，反馈率的选择影响过载性能并因此影响用于控制字X的特定值的、调制器的干扰成型性能。高过载点允许控制值有较宽的范围，但使需要均衡考虑的性能下降。
图10示出小数分频值的范围，其可以在一合成器中，在实施四级量化器时，由图9a，9b所概括的调制器来产生。在此实施例中，小数部分数值在{-1.5，1.5}的范围内，而整数部分示出为三个连续的数值N-1，N，N+1。小数部分的相应值为1.25，0.25和-1.25，这样在每种情况下小数部分和整数部分的总和都等于N+0.25。可以看出来在三种不同方式下，通过适当选择用于三个不同的整数部分值的小数部分，都可以实现平均分频值。当然在调制器的输出逻辑级62中使用其他的参数使小数部分的范围较宽也是可能的。IP和FP的数值可以以更大的弹性进行选择，而非普通合成器中的方式，其中FP值最好被限制在{0，1}的范围内。FP的延伸的范围提供了这样一种优点，其中合成器频率的变化一般要求平均分频率的整数和小数部分都要变化。FP数值的较宽范围内的频率变化能通过小数部分的单独变化来实现。在包括优选的调制器的频率合成器的控制器17中要求对较少的关于频率变化的信息进行编程。
图11示出了由图6所示的第一顺序调制器111，112，113的形成的三级调制器110。所有的控制字k产生一复杂信号Y，其可以用于图2中的分频器25，以确定反馈环10中的平均分频值的小数部分FP。每个调制器可以有一不同的量化函数，在此实施例中，他们分别有1，2，3位输出。这种装置在总体上类似于图5的设置，除了比例函数必须被包括进来，这样相应的量化器的输出级别能被正确地合并。所述实施例可以这样简化，即假设每个调制器有n-位加法器61。调制器111，112，113的输出在通过延迟元件114到达组合级115的通道之前，分别由S12，S22，S32进行换算。调制器112，113的输入可以由S21，S31来进行换算。一般情况下，所述换算比例取决于加法器61的能力，第一量子化步骤和每个调制器的过载点。
图12是概括用于可能实施图1的调制器的比例系数的选择的表格，假设图6中示出的加法器61有相同的长度。这种设置的所有的方案都是由必须有足够高能力的第一级来确定的。后一级的能力能被减少，而不会使干扰成型能力明显损失。在表的第四行示出来一种优选的设置，其中有四级量化器的调制器之后有两个两级量化器。在二进制信号中，由2的幂进行比例换算是简单的，并且通过仔细的设计，这种比例换算能无需额外的硬件地实施。
图13是概括少量图6所示的多极调制器的一些特征的表格。所述表格包括如图11所示出的第三顺序调制器，当由有相同特征的第一顺序调制器的装置形成时，其中的可能的输出级范围的表示。该附图中以举例的方式示出了能在频率合成器中获得的、分频率小数部分的高至{-3.5～3.5}范围。当然用其它的实施方式，较高的范围也是可能的。此表包括了有奇数和偶数量化级的调制器，并且调制器在判定区域和反馈级之间有线性关系。如果需要也可以建立非线性关系，以避免特定的迹线的输出。
图14a，14b是图5，图11分别示出的调制器装置的输出取样。每种情况下的行I，II，III表示三个第一顺序调制器51，52，53和111，112，113的每一个在输入到相应的延迟元件54，114之前的输出。每个例子中的行IV表示组合级55，115的输出。一在第一调制器级的输出中的极限周期被标出，并且所述极限周期引起小数迹数。
图15示出另一个由图6的调制器60通过在反馈过程增加一高频振动信号而形成的优选的调制器150。所述高频振动信号优选是如参照图4d所述的预先滤波，以避免干扰。逻辑级63仅仅产生有限的反馈信号，并且通过组合高频振动信号作为一额外的输入，很容易形成一新级153。在加法器61接收到一组t最高有效位之前，从根据数值S和D的一组预定的系数中选则逻辑级的m位输出。加法器的输出更新具有高频振动信号的量子化误差信号，以减少出现用于特定的控制字X的极限周期的可能性。
图16示表示当调制器150实施一两级量子化函数时，反馈逻辑级153系数的可能范围的表格。F是在没有高频振动信号时，能被送入加法器64的系数值。L表示对应于高频振动信号d被加上的数值。L的数值是受限的，以避免过载和背景干扰的增加。
根据本发明的调制器也可以以各种电子系统而非频率合成器的方式来实施。例如数字—模拟转换。也可能在图11所示的各种级联设置中使用调制器。通过嵌套多个调制器和提供适当的反馈可能形成更高顺序的系统。
权利要求
1.一种频率合成器，其包括一锁相环，所述锁相环包括可编程的分频器，和一控制器，所述控制器确定分频器的平均小数分频值，其中每个分频值包括选定的整数和分数部分，并且所选则的小数部分在一个不同于范围{0，1}的范围内变化。
2.如权利要求1所述的合成器，其中小数部分的范围大致是关于{0}对称的。
3.如权利要求1所述的合成器，其中所选定的小数部分的范围大于{-0.5，0.5}。
4.一种频率合成器，包括一锁相环，所述锁相环包括一可编程的分频器，和一分频器控制装置，其向分频器提供一信号进行小数分频，因此从环产生一所需要的输出频率；其中控制装置包括至少一个数字调制器，其具有一个加法器，一个连接在加法器的输入和输出之间的锁存器和一输出逻辑级，所述输出逻辑级在一个或多个由加法器输出的位上执行逻辑操作。
5.根据权利要求4所述的合成器，其中，来自控制装置的信号包括由数字调制器和一整数控制信号产生的小数控制信号，和对应于小数控制信号，所述分频器执行一分频过程，其产生有小数部分的分频率，所述小数部分选自不同于{0，1}的范围中。
6.如权利要求4所述的合成器，其中所述数字调制器包括一反馈逻辑级，其在加法器的输出中的一位或多位上执行逻辑操作。
7.如权利要求6所述的合成器，其中所述锁存器被连接到加法器的输出和反馈逻辑级上，以产生加法器的输入。
8.一种频率合成器，其包括一锁相器，所述锁相器包括一可编程的分频器，和一分频器控制装置，其向分频器提供一信号，以进行小数分频，并由此从环路产生一所需的输出频率，其中所述控制装置包括至少一个数字调制器，所述调制器有一加法器，在加法器的输出和输入之间的锁存器，和反馈逻辑级，其在加法器输出的一位或多位上执行逻辑操作。
9.根据权利要求8所述的合成器，其中由反馈逻辑级执行的操作包括通过多路转接一位或多位加法器输出、而高频振动由准—随机序列得出的信号。
10.根据权利要求8的合成器，其中所述数字调制器包括一输出逻辑级，其在加法器的一位或多位输出上执行逻辑操作。
11.根据权利要求9所述的合成器，其中所述输出逻辑级向分频器提供一小数控制信号，以产生一有小数部分的分频值，所述小数部分选自不同于{0，1}的范围。
12.根据权利要求8所述的合成器，其中所述锁存器被连接至加法器的输出和反馈逻辑级上，以产生加法器的输入信号。
13.一种数字调制器，其包括一加法器，其接收作为输入的控制信号和反馈信号，并通过加上输出，产生多位输出一输出逻辑级，其接收从加法器的输出中至少一位得出的输入，并在所述输入上进行逻辑操作，以产生调制器输出信号，和一反馈路径，其包括从加法器的输出接收至少一组位以产生反馈信号的锁存器。
14.如权利要求13所述的调制器，其中，所述反馈路径包括一个反馈逻辑级，其接收从加法器的输出中的至少一个位得出的输入，并在所述输入上执行逻辑操作，以产生一个输出，所述输出用于得出至少部分反馈信号。
15.如权利要求13所述的调制器，其中，所述反馈路径包括一第二加法器，其从第一加法器的输出接收至少一位的输入，和来自反馈逻辑级的至少一个相应位的输入，并产生一个输出，所述输出形成反馈信号的一部分。
16.如权利要求13所述的调制器，其中所述锁存器接收加法器的的输出中的至少一位，和从反馈逻辑级的输出得出的输入，并产生加法器输入的反馈信号。
17.如权利要求13所述的调制器，其中，所述输出逻辑级用作多级量化器。
18.如权利要求14所述的调制器，其中所述反馈逻辑级将一高频振动信号与从加法器接收到的输出信号组合起来。
19.一种调制器装置，其包括两个或多个调制器，每个调制器都有一加法器，一连接在加法器的输入和输出之间的锁存器，和一输出逻辑级，其中所述调制器这样连接，每个调制器中的锁存器的输出被耦合至下一调制器，如果有，的加法器的输入上，并且每个调制器中的逻辑级的输出被耦合至一公用的组合级，以产生一用于调制器装置的输出。
20.根据权利要求19所述的调制器装置，其中至少两个输出逻辑级有不同数量的数字输出级，并通过比例元件连接到组合级上。
21.根据权利要求19所述的调制器装置，其中至少两个连续的调制器的加法器有着不同的长度，并且第一调制器的锁存器通过比例元件连接第二调制器的输入上。
22.根据权利要求19所述的调制器装置，其中每个调制器的逻辑级的输出通过一个或多个延迟元件被连接到所述组合级上。
全文摘要
一种小数－N频率合成器,其具有在常用的范围{0,1}之外的增加的小数控制值的范围。所述合成器基于有分频器的锁相器。所述分频器由改进的调制器系统控制。这样可以减少锁相器的输出中的干扰和小数迹数。所述调制器包括一多级量化器,所述多级量化器具有额外的在输出和反馈级的逻辑操作。可以使用调制器的级联。如果需要可以在一个或多个调制器内加入高频振动信号。
文档编号H03L7/16GK1347591SQ00806208
公开日2002年5月1日 申请日期2000年4月14日 优先权日1999年4月14日
发明者斯蒂芬·I·曼 申请人:泰特电子股份有限公司