专利名称：具有斩波输入晶体管对的运算放大器的制作方法
技术领域：
本发明涉及一种具有斩波输入晶体管对的运算放大器电路和一种包含这种运算放大器的运算放大器电路。
对于例如电信产品、计算机等的移动设备与更高的集成度结合的需求导致了将系统实现在单一器件上的发展趋势。通常，混和信号芯片具有较大的数字部分和仅仅一小块面积用来实现模拟功能。因此，制造信号芯片的优选工艺技术是CMOS。目前，存在着以纯数字CMOS工艺为电信应用提供所需性能的问题。期望改进该项技术，以便在CMOS技术中为诸如GSM(全球移动通信)或蓝牙这样的应用也提供单芯片解决方案。
CMOS技术的基本问题之一是1/f噪声。基本上，有三种办法处理1/f噪声一种是利用BICMOS替代纯CMOS技术；一种是采用非常大的晶体管；一种是应用斩波。BICMOS比CMOS昂贵的多而且通常落后于最新的CMOS工艺几代。采用大晶体管导致更低的1/f噪声，但是有电路中增大的电流消耗和更高的电容的缺点。这一方案将带来性能的下降和成本的上升。唯一不会带来成本缺点的克服1/f噪声的办法就是斩波。然而，对于电信应用的电路中的斩波会引起一个基本问题交扰调制。由于交扰调制，运算放大器的输出信号不仅仅包含放大后的输入信号，而增加了附加误差信号。误差信号包含两种成分当切换斩波器开关时看到的尖峰信号和其频率偏移了斩波频率的输入信号的映象。如果开关尖峰信号对于所有输入信号不是恒定的、而是还取决于在运算放大器输入上观测的输入信号电平，则该映象出现。尖峰信号本身在大多数情况下并不重要，但是输入信号的映象会严重降低电信电路的性能。
在差分放大器的传统斩波电路中，放大器级的输入晶体管对以频率fchop进行斩波，用于对输入晶体管的1/f噪声斩波。交扰调制问题发生在输入晶体管输出处的开关，因为输入到差分放大器的信号在电路的该点处以gm1，2*Rc的增益被放大，这一增益已经足够大到产生由于开关(交扰调制)引起的依赖于输入信号的失真。因此，为了在电信应用的电路中采用斩波，需要减小输入放大器级输出上信号的交扰调制或失真。
就以上观点，本发明的目的是提供一种具有斩波输入晶体管的运算放大器，其对于低噪声和低电压进行优化，由此，特别适合电信应用例如GSM、蓝牙或高性能无线局域网(HiperLAN)应用。
为了这一目的，本发明提供了一种运算放大器，包含位于运算放大器输入的第一晶体管放大器级，该第一晶体管放大器级包含斩波晶体管；与第一晶体管放大器级共源-共栅的第二晶体管放大器级，该第二晶体管放大器级连接在斩波第一晶体管放大器级和电压源之间，其中斩波第一晶体管放大器级输出的增益减小为gm1，2/gm3，4，整个输入级的增益为gm1，2*Rc，第二晶体管放大器级增益为gm3，4*Rc，Rc为位于电压源和运算放大器输出之间的电阻的阻值。
在共源-共栅放大器级中，共源-共栅放大器级的晶体管对1/f噪声没有显著的贡献，因为在电路的该点有用信号的信号电平大大高于噪声电平，此外由于输入晶体管的高输出阻抗，对于共源-共栅级的1/f噪声的信号传递函数被限制。因此，剩下的1/f噪声主要由输入放大级的晶体管引起，此时交扰调制不再是主要问题，这是因为输入放大级的输出信号增益已经减至gm1，2/gm3，4，其意味着信号电平和输入放大级的输出已经不够高来产生相当大的交扰调制。因此，斩波方案中由于输入信号的切换引起的信号的交扰调制或失真显著地减小。
根据本发明的优选实施方案，第一晶体管放大器级包含与第一和第二开关相连的第一和第二晶体管，第二晶体管放大器级与第一放大器级通过第三和第四开关相连，开关接收斩波频率fchop以便对第一和第二晶体管的输入/输出进行斩波。在本运算放大器电路中，第二晶体管放大器级在第一放大器级的输出与开关直接相连，这是简单而最有效的实施本发明的办法，同时保证了减小斩波第一放大器级的输出开关上的交扰调制。
根据本发明的进一步优选实施方案，第二晶体管放大器级包含第三和第四晶体管，第二晶体管放大器级的第三和第四晶体管通过电阻与电压源相连。为获得高共模抑制，优选地将第一放大器级的第一和第二晶体管的源极端通过电流源相连，建立输入晶体管源极和地之间的电压UCS。第一和第二放大器级的总增益可以被平衡，以便减小第一放大器级输出的交扰调制，而所需的总增益由第一和第二放大器级组合的效果获得。
根据本发明的进一步优选实施方案，第二放大器级的第三和第四晶体管的基极端经由偏置电压源Ubias连接到地，这是控制第二放大器级晶体管工作的有效办法。
根据本发明的进一步优选实施方案，第二晶体管放大器级包含另外的与电压源相连的晶体管用作电流源。这是输入放大器级的替代电路方案，其中第一放大器级晶体管的源极与地相连。通过使用共模输出电压调节器达到共模抑制。因此，该晶体管的源极端和背栅端置于同一电位，这加速了输入放大器级中的晶体管工作。
根据本发明的进一步优选实施方案，共源-共栅晶体管的基极端通过偏置电压源Ubias连接到地。这再次加大了正确设计两个放大器级增益的自由度。
为了以上目的，本发明提供了一种运算放大器电路，包含一个主运算放大器，其中主运算放大器包含反馈回路，反馈回路包括位于其输入和输出之间的电容以构成积分器电路或滤波器电路。这样一个运算放大器电路，其中如上所述的一个运算放大器用作主运算放大器，并与适当的反馈回路相连以构成积分器或滤波器。这个例子说明本发明的运算放大器可用于多种电路，比如积分器、滤波器、sigma-delta转换器调节器等。
为了以上目的，本发明提供的运算放大器电路包含两个对称的放大器，用作包括位于其输入和输出之间的电容的反馈回路之中，以构成积分器或滤波器电路。
根据本发明的进一步优选的实施方案，电压控制装置与主运算放大器相连，以提供主运算放大器输出共模电压与输入共模电压之间的电压差，以便跨越非线性电容施加足以在偏置范围内操作非线性电容的DC偏置电压，其中非线性电容的电容值几乎独立于与包括偏置电压加上信号电压的所施加的电压。如果使用半导体电容(例如栅氧化物电容)，则本发明的此实施方案提高了整个电路的线性度，还有利于提高本发明电路在电信中的应用。此外，这样的电路是纯MOS，特别是CMOS工艺技术中电路的低成本高效益生产的基础。
根据本发明的进一步优选的实施方案，电压控制装置包含用于将主运算放大器的共模输出电压调整到预设输出共模电压的电压调节器。优选地，电压调节器包含调节器运算放大器，其一个输入由所述共模输出电压CMout馈送，该调节器运算放大器的另一输入通过第一电阻与主运算放大器的一个输出相连且通过第二电阻与主运算放大器的另一个输出相连，其中调节器运算放大器的输出通过第三电阻与主运算放大器的一个输入相连且通过第四电阻与主运算放大器的另一个输入相连。与控制输入共模电压的装置相结合，这样的电压调节器保证了获得所需的线性。
根据本发明的进一步优选实施方案，电压控制装置包含用于为运算放大器电路的输入提供恒定DC共模电压的输入级。这是在运算放大器电路输入处保证适宜的共模电压的一种可能。
根据本发明的进一步优选实施方案，输入级类似于与运算放大器电路的输入相连的电压源UCM，DC那样工作，这是简单而有效地在运算放大器电路的输入处提供恒定DC共模电压的方法，。
根据本发明的进一步优选实施方案，输入级包含用于设定运算放大器电路的输入级的内部电压VT的装置。通过设置内部电压VT(T＝阈值)，避免了为提供共模电压的单独的输入级。
根据本发明的进一步优选实施方案，输入级的输入晶体管的源极与地相连，这大大地提高了晶体管的工作速度。由于输入级晶体管的源极和背栅(或体)处于同一电位(地)，或换句话说，没有控制电压加在背栅，因此晶体管的放大系数处于最大。如果源-体电压大于0伏，增益将会变小。因此，为了获得相同的增益，晶体管不得不被重新设计为占有更大面积和消耗更多电流。本发明电路中晶体管的源极和体处于同一电位，因此具有降低的电流消耗的优势，这对于低电压/低功率实施方案很重要，芯片上更小的面积和更高的速度为电路带来新的应用。
根据本发明的进一步优选实施方案，利用上述运算放大器电路的电路由纯数字CMOS工艺制成。以上由使用这种放大器组成的运算放大器及电路是用于通过使用CMOS工艺在包括数字和模拟功能的单一芯片上制造器件的良好基础，CMOS工艺目前最广泛使用的制造用于上述应用的半导体器件的工艺。
下面通过参照附图描述本发明的实施方案，其中
图1是作为本发明示例的具有斩波输入晶体管对的运算放大器电路；图2是使用图1中运算放大器的模拟低通滤波器电路的电路示意图；图3是解释图2中滤波器电路的输入级的驱动器行为的电路示意图；图4是包括两个独立的、具有斩波输入晶体管对的放大器的模拟低通滤波器；以及图5是图4中滤波器电路的更详细的电路示意图。
根据图1，运算放大器2的输入级包含两个输入IP(正输入信号)和IN(负输入信号)以及两个输出ON(负输出信号)和OP(正输出信号)。输入IP、IN通过开关S1、S2与第一放大器级的两个晶体管T1、T2相连。两个晶体管T1、T2通过开关S3、S4与第二放大器级的另两个晶体管T3、T4相连。开关S1到S4接收斩波频率fchop以对晶体管T1和T2的输入/输出斩波。第二放大器级的两个晶体管T3和T4通过电阻4、6与提供电压VDD的电压源相连。晶体管T3和T4的输出(漏极端)分别是运算放大器2的负输出ON和正输出OP。晶体管T1和T2的源极端通过电流源UCS接地，晶体管T3和T4的基极端通过偏置电压源Ubias接地。电流源UCS定义了输出阻抗Rout。
在以上电路设置中，斩波第一晶体管放大器级输出的增益减为gm1，2/gm3，4，其中gm1，2*Rc为差分放大器输入级的总增益，gm3，4*Rc为第二晶体管放大器级增益，Rc为电压源与运算放大器输出之间的电阻的阻值。
图2是使用图1中运算放大器2(OP1)的模拟低通滤波器的电路示意图。具有有限共模抑制的运算放大器2与两个反馈回路1a和1b相连，其中反馈回路1b包含反馈电阻R1f和电容C1f；反馈回路1a包含反馈电阻R2f和电容C2f。在一方面的反馈电阻R1f和电容C1f，以及反馈电阻R2f和电容C2f分别并联。反馈电容C1f和C2f为栅氧化物电容。
电压控制装置与主运算放大器2相连，以提供主运算放大器2的输出共模电压与输入共模电压之间的电压差，以便跨越非线性栅氧化物电容C1f和C2f施加足以在偏置范围内操作非线性栅氧化物电容C1f和C2f的DC偏置电压，其中栅氧化物电容C1f和C2f的电容值几乎独立于包括偏置电压加上信号电压的所加电压(见图3)。电压控制装置用于为主运算输入放大器2的输入/输出提供恒定的DC共模电压。
在图2的低通滤波器电路中，电压控制装置放置在主运算放大器2的周围，以保证跨越栅氧化物电容C1f和C2f的固定的DC偏置电压。这一设计导致线性工作，以及确保栅氧化物电容C1f和C2f在给定面积下显示出可能的最大电容值。
主运算放大器2的输入和输出上不同的共模电压引起流过电阻R1f、R2f和R1IN、R2IN的恒定DC电流。以防止图1中低通滤波器电路中减小的输出电压的方式来产生恒定的DC偏置电压UC，。
图2中的电压控制装置包含调整主运算放大器2的共模输出电压的电压调节器10。电压调节器包含调节器运算放大器12，其一个输入由共模输出电压CMOUT馈送，该调节器运算放大器12的另一输入通过第一电阻R3与主运算放大器2的一个输出OP相连且通过第二电阻R4与主运算放大器2的另一输出ON相连。调节器运算放大器12的输出(OP2)通过第三电阻R5与主运算放大器2的其中一个输入IN相连且通过第四电阻R6与主运算放大器2的另一输入IP相连。第一和第二电阻R3、R4具有相同阻值，第三和第四电阻R5、R6也具有相同阻值。
共模输出电压CMOUT设置在调节器运算放大器12的反相输入，调节器运算放大器12的非反相输入在电阻R3和R4之间的点14上与主运算放大器2的测定的共模输出电压相连。如果主运算放大器2的测定的共模输出电压与CMOUT不同，则调节器运算放大器12在其输出产生一个经由R5和R6馈送至主运算放大器2的输入的电压，并调整主运算放大器2的共模输出电压至CMOUT(电路回路1c)。主运算放大器2的共模输入电压由R1IN、R2IN，R1f、R2f和电阻R5和R6组成的阻性网络进行设置。电阻R5和R6不决定图2中低通滤波器电路的差分信号传递函数。
图2的电压控制装置进一步假设如图3所示的输入级驱动器，其用于为低通滤波器电路的输入提供预设的DC共模电压。输入级驱动器电路16包含分别与图1或2中滤波器电路的输入IN、IP相连dCM、DC电压源18。输入信号被馈至处于CM、DC电压源18与用电压源20、22表示的输入IN、IP之间的输入级16。输入级16将输入共模电压调整至接近电源电压的电平。
图4是本发明另一个实施方案的模拟低通滤波器电路。图4中的主运算放大器32包含一对独立的、对称的具有斩波输入晶体管对的放大器32A、32B。图4的实施方案还显示了这一概念，即，将电压控制装置放置在主运算放大器32周围以提供滤波器电路的线性，而不管电容C31f、C32f为非线性栅氧化物电容这一事实。
电压控制装置包含将运算放大器的共模输出电压调节至预设输出共模电压的电压调节器。电压调节器包含调节器运算放大器42，其一个输入由所述共模输出电压CMOUT馈送，该调节器运算放大器12另一个输入通过第一电阻R33与运算放大器对32A、32B的一个输出相连，且通过第二电阻R34与运算放大器对32A、32B的另一输出相连。调节器运算放大器42的输出通过第三电阻R35与运算放大器32A的输入相连，且通过第四电阻R36与另一运算放大器32B的输入相连。
图5是图4的对称运算放大器32A和32B的更详细的电路示意图。图5中的滤波器电路包含两个斩波输入晶体管50和52，以及与晶体管50相关的斩波器开关S11和S13；与晶体管52相关的斩波器开关S12和S14。斩波器开关S11、S12、S13和S14按公知的斩波器系统设置与晶体管50、52相连。晶体管50的源极接地，晶体管50的漏极通过斩波器开关S13的零接触、放大器晶体管54和电流源56与电源相连。晶体管52的源极接地，晶体管52的漏极通过斩波器开关S14的零接触、放大晶体管58和电流源60与电源相连。
电压VT由于调节器运算放大器42的反馈和放大器32A、32B的高放大而增大。通过重新设计晶体管56、52或者改变电流源56、60，可以使电压VT的值只有轻微改变。
处于晶体管64和电流源56之间的节点62通过放大器64与放大器32A的输出级66相连，该输出级66包含两个晶体管68、70。输出级66再次连接在电压源和地之间。
处于晶体管58和电流源60之间的节点82通过放大器84与运算放大器32B的输出级86相连，该输出级86包含两个晶体管88、90。输出级86再次连接在电压源和地之间。
为了体现将输入共模电压调整至预设电平的特征，将晶体管50、52的源极接地，设置滤波器电路的输入级上的内部电压VT。通过这样的电路设置，所述输入电压VT和调节器运算放大器42的调节器功能提供了电路器件的低成本实现和特定应用所需的极佳线性度。
图4，5的运算放大器电路可以在CMOS技术下实现。电路在具有差分输入及输出的一阶低通配置下工作，并例如应用于GSM接收器的在多相通道选择滤波器中工作的低通滤波器。这一通道选择滤波器能够首次实现关于噪声、线性度和电流消耗的性能要求，同时没有产生不可接受的交扰调制。这一具有优势的运算放大器电路的基础是本发明的斩波方案，否则的话CMOS多相滤波器不可能被设计得具有如此良好的特性。
由以上描述显而易见，根据本发明构造的运算放大器电路可用于积分器电路或滤波器电路，比如一阶、二阶或三阶有源滤波器。积分器电路可用于更复杂的电路，例如sigma-delta转换器、调节器、模拟滤波器组等需要利用非线性电容的情况。
权利要求
1.一种运算放大器，包含-位于运算放大器输入的第一晶体管放大器级，该第一晶体管放大器级包含斩波晶体管；-与第一晶体管放大器级共源-共栅的第二晶体管放大器级，该第二晶体管放大器级连接在斩波第一晶体管放大器级和电压源之间；其中斩波第一晶体管放大器级的输出上的增益减小为gm1，2/gm3，4，其中整个输入级的增益为gm1，2*Rc，第二晶体管放大器级的增益为gm3，4*Rc，Rc是运算放大器的输出和电压源之间的电阻的阻值。
2.权利要求1的运算放大器，其中第一晶体管放大器级包含与第一和第二开关(S1，S2；S11，S12)相连的第一和第二晶体管(T1，T2；50，51)，第二晶体管放大器级通过第三和第四开关(S3，S4；S12，S14)与第一放大器级相连，开关(S1至S4；S11至S14)接收斩波频率fchop以便对第一和第二晶体管(T1，T2；50，51)的输入/输出斩波。
3.权利要求2的运算放大器，其中第一放大器级的晶体管的源极端接地；其中第二晶体管放大器级包含通过电流源(56)与电压源相连的另外的晶体管(54)。
4.包含根据权利要求1的主运算放大器的运算放大器电路，其中主运算放大器包含包括位于其输入与输出之间的电容的反馈回路，以构成积分器电路或滤波器电路。
5.包含两个对称的根据权利要求3的放大器的运算放大器电路，其中主运算放大器包含包括位于其输入与输出之间的电容的反馈回路，以构成积分器电路或滤波器电路。
6.权利要求4或5的电路，其中电压控制装置与主运算放大器相连以提供主运算放大器的输出共模电压与输入共模电压之间的电压差，以便跨越非线性电容施加足以在偏置范围内操作非线性电容的DC偏置电压，其中非线性电容的电容值几乎独立于包括偏置电压加上信号电压的所加电压。
7.权利要求6的电路，其中电压控制装置包含电压调节器，用于将主运算放大器的共模输出电压调节至预设输出共模电压。
8.权利要求7的电路，其中电压控制装置包含用于为运算放大器电路的输入提供恒定DC共模电压的输入级。
9.权利要求4至8中任何一个的电路，其中输入级的输入晶体管的源极接地。
全文摘要
本发明涉及运算放大器，包含位于运算放大器输入的第一晶体管放大器级，该第一晶体管放大器级包含斩波晶体管，与第一晶体管放大器级共源－共栅的第二晶体管放大器级，该第二晶体管放大器级连接在斩波第一晶体管放大器级和电压源之间，其中斩波第一晶体管放大器级输出的增益减小为g
文档编号H03F1/32GK1575542SQ02821050
公开日2005年2月2日 申请日期2002年10月1日 优先权日2001年10月25日
发明者M·雷伯 申请人:皇家飞利浦电子股份有限公司