专利名称：时钟频率发生装置的制作方法
技术领域：
本实用新型涉及一种时钟频率发生装置，特别涉及一种新型实用经济的低成本时钟频率发生电路。
背景技术：
当前，随着数字化芯片的发展，数字处理芯片必定需要一稳定的主时钟，这才能保证芯片程序运行的稳定性。而且现在多任务、集成度高的芯片运行速率非常之快，一般主频可达200Mhz，为此芯片的主时钟必须要稳定且可靠。就像现在的数字机顶盒的主芯片主频一般都达到160Mhz以上。若主频稍有偏差，如果没有及时校正，就会出现程序或解码的误动作，严重时会使程序陷入死循环。为此，当前对数字信号设计时，时钟电路必须要设计的准确、可靠。这是整个方案电路运行正常的首要因素。
在常规设计中，对于时钟电路的设计往往采用VCXO钟振，即将晶振和频率发生电路集成为一个单元芯片，但这个单元芯片的成本较高。
实用新型内容本实用新型所要解决的技术问题是，提供一种时钟频率发生装置，可实现时钟频率的稳定输出。
本实用新型的技术方案是，提供一种时钟频率发生装置，包括频率发生电路和与所述频率发生电路串接的频率控制电路，所述频率发生电路由本振晶振Z1串接是非门构成，所述频率控制电路通过改变本振晶振Z1两端电压控制频率发生电路的时钟信号输出。
上述时钟频率发生装置中，所述频率发生电路还包括第一电阻R2和第二电阻R3，所述本振晶振Z1的一端分别通过第一电阻R2接第一对是非门的输出端及直接接第一对是非门的输入端，所述本振晶振Z1的另一端经由第二电阻分别接第一对是非门的输出端和第二对是非门的输入端，时钟信号通过第二对是非门的输出端输出。
上述时钟频率发生装置中，所述频率控制电路还包括分别接所述本振晶振Z1两端的第一电容C2和第二电容C3。
上述时钟频率发生装置中，所述第一对是非门和第二对是非门包含于同一芯片内。
上述时钟频率发生装置中，所述芯片型号为74HCU04。
上述时钟频率发生装置中，所述频率控制电路还包括运放芯片N2。
上述时钟频率发生装置中，所述频率控制电路还包括基极接地、发射极分别与所述第一电容C2和第二电容C3的另一端分别连接的第一变容二极管VD2和第二变容二极管VD1。
上述时钟频率发生装置中，所述频率控制电路还包括第三电阻R4、第四电阻R5、第五电阻R6、第六电阻R8、第七电阻R7、第三电容C5、以及第四电容C7；主控芯片的控制信号经由第七电阻R7输入运放芯片N2的第一引脚，运放芯片N2的第一引脚还连接有一端接地的第四电容C7；运放芯片N2的第二引脚分别经由第六电阻R8接地和经由第五电阻R6及第三电阻R4接第一变容二极管的发射极，所述第三电容C5的两端分别接于第五电阻R6的两端；运放芯片N2的第三引脚经由第四电阻R5接第二变容二极管VD1的发射极，运放芯片N2的第三引脚还与第三电阻R4和第五电阻R6连接。
本实用新型的时钟频率发生装置，可提供稳定的时钟信号输出，且成本是集成芯片的1/4。
图1是本实用新型时钟频率发生装置的电路图；图2是74HCU04芯片引脚示意图；图3是图2中芯片引脚的功能示意图。
具体实施方式
如图1所示，本实施例的时钟频率发生装置包括频率发生电路和与所述频率发生电路串接的频率控制电路，所述频率发生电路由本振晶振Z1串接是非门构成，本实施例中所述是非门由芯片74HCU04提供。如图2和图3所示，芯片74HCU04提供6对是非门。所述是非门用于提供隔离功能，使得是非门后端的负载变化不影响是非门前端的电路性能。
所述频率发生电路还包括电阻R2和电阻R3，所述本振晶振Z1的一端分别通过电阻R2接第一对是非门的输出端及直接接第一对是非门的输入端，所述本振晶振Z1的另一端经由电阻分别接第一对是非门的输出端和第二对是非门的输入端，时钟信号通过第二对是非门的输出端输出。
所述频率控制电路通过改变本振晶振Z1两端电压控制频率发生电路的时钟信号输出。所述频率控制电路包括运放芯片N2、分别接所述本振晶振Z1两端的电容C2和电容C3、以及基极接地、发射极分别与所述电容C2和电容C3的另一端分别连接的变容二极管VD2、VD1。
所述频率控制电路还包括电阻R4、R5、R6、R8、R7、以及电容C5、C7。主控芯片的控制信号经由电阻R7输入运放芯片N2的第五引脚，运放芯片N2的第五引脚还连接有一端接地的电容C7；运放芯片N2的第六引脚分别经由电阻R8接地和经由电阻R6、C5、R4接变容二极管VD2的发射极。电容C5的两端分别接于电阻R6的两端。运放芯片N2的第七引脚经由电阻R5接变容二极管VD1的发射极。运放芯片N2的第七引脚还与电阻R4、R5、C5和电阻R6连接。
其中运放芯片N2主要用于对主芯片送出的时钟误差取样。电平经电阻R7、R8、R6、R4、R5、电容C5、送至变容二极管VD1、VD2。若时钟不等，则主芯片会输出一个误差电平，该误差电平经上述运放芯片及外围器件构成的放大网络放大后驱动变容二极管VD1、VD2。由于变容二极管的特性是随着加在其上的电压值的变化而可改变其电容值。又因为变容二极管是和本振晶振Z1的点振电容C3及C2是串联的，从而通过改变本振晶振Z1的点振电容C3及C2的容值来改变本振晶振Z1的输出频率。
在上述电路中，电容C7所起作用是防止干扰等误信号引起频率产生电路的误动作，故该电容必须要加上，并且容值不宜太小，本实施例中采用100uF的电容。否则不起作用，因为若电容较小，对于高的尖脉冲就会很容易引起频率发生电路的误动作。
权利要求1.一种时钟频率发生装置，其特征在于，包括频率发生电路和与所述频率发生电路串接的频率控制电路，所述频率发生电路由本振晶振(Z1)串接是非门构成，所述频率控制电路通过改变本振晶振(Z1)两端电压控制频率发生电路的时钟信号输出。
2.根据权利要求1所述时钟频率发生装置，其特征在于，所述频率发生电路还包括第一电阻(R2)和第二电阻(R3)，所述本振晶振(Z1)的一端分别通过第一电阻(R2)接第一对是非门的输出端及直接接第一对是非门的输入端，所述本振晶振(Z1)的另一端经由第二电阻分别接第一对是非门的输出端和第二对是非门的输入端，时钟信号通过第二对是非门的输出端输出。
3.根据权利要求2所述时钟频率发生装置，其特征在于，所述频率发生电路还包括分别接所述本振晶振(Z1)两端的第一电容(C2)和第二电容(C3)。
4.根据权利要求3所述时钟频率发生装置，其特征在于，所述第一对是非门和第二对是非门包含于同一芯片内。
5.根据权利要求4所述时钟频率发生装置，其特征在于，所述芯片型号为74HCU04。
6.根据权利要求1所述时钟频率发生装置，其特征在于，所述频率控制电路还包括运放芯片(N2)。
7.根据权利要求6所述时钟频率发生装置，其特征在于，所述频率控制电路还包括基极接地、发射极分别与所述第一电容(C2)和第二电容(C3)的另一端分别连接的第一变容二极管(VD2)和第二变容二极管(VD1)。
8.根据权利要求7所述时钟频率发生装置，其特征在于，所述频率控制电路还包括第三电阻(R4)、第四电阻(R5)、第五电阻(R6)、第六电阻(R8)、第七电阻(R7)、第三电容(C5)、以及第四电容(C7)；主控芯片的控制信号经由第七电阻(R7)输入运放芯片(N2)的第一引脚，运放芯片(N2)的第一引脚还连接有一端接地的第四电容(C7)；运放芯片(N2)的第二引脚分别经由第六电阻(R8)接地和经由第五电阻(R6)及第三电阻(R4)接第一变容二极管的发射极，所述第三电容(C5)的两端分别接于第五电阻(R6)的两端；运放芯片(N2)的第三引脚经由第四电阻(R5)接第二变容二极管(VD1)的发射极，运放芯片(N2)的第三引脚还与第三电阻(R4)和第五电阻(R6)连接。
专利摘要本实用新型涉及一种时钟频率发生装置，包括频率发生电路和与所述频率发生电路串接的频率控制电路，所述频率发生电路由本振晶振串接是非门构成，所述频率控制电路通过改变本振晶振两端电压控制频率发生电路的时钟信号输出。本实用新型的时钟频率发生装置，可提供稳定的时钟信号输出，且成本是集成芯片的1/4。
文档编号H03K5/15GK2689598SQ20042004427
公开日2005年3月30日 申请日期2004年3月30日 优先权日2004年3月30日
发明者张书军 申请人:康佳集团股份有限公司