专利名称：信号传输电路的制作方法
技术领域：
本发明涉及一种信号传输电路，并且更具体的，涉及一种具有可 变输出幅值的信号传输电路。
背景技术：
随着LSI (大规模集成电路)制造技术的进步，已经开发出具有 1GHz或更高的工作频率的高性能MPU (微处理器单元)。当在信息 处理设备中、特别是在服务器/工作站中使用这种MPU时，需要高速以 及高容量的数据传输。为了满足这样需求，例如，采用了一种利用 FB-DIMM (全缓冲内存模块)经由PTP (点对点)链接来连接MPU 和存储器模块的技术。除了存储芯片，FB-DIMM架构还采用了用于在 存储器模块之间进行连接的AMB (高级内存芯片)芯片，并且其采用 了高速串行接口规范"FB-DIMM高速差分PFP"作为连接接口。在高速传输中，考虑到由于传输线路长度所引起的幅值上的衰减， 通常需要放大传输端的输出幅值。然而，如果传输端的输出幅值均一 地变大，则芯片的功耗会变高。为了避免这种情况，上述的接口规范 允许所述输出幅值根据传输距离是可变的。具体而言，如果MPU和存 储器模块之间的传输距离相对较长，则将幅值被设置得较大；另一方 面，如果存储器模块和存储器模块之间的传输距离相对较短，则将幅 值被设置得较小。为了使得输出幅值可变，采用了一种控制驱动器的电流源的技术。 以下参考图7来说明该技术的具体示例。图7所示的电路包括恒定电压电路4，恒定电流电路2B，以及 差分驱动器电路3。恒定电压电路4是利用半导体的带隙电压来生成恒 定电压的带隙基准电路，并且，其生成具有基准幅值的稳定的恒定电 压。恒定电流电路2B包括P沟道MOS晶体管9和10， P沟道MOS 晶体管15，终端电阻器16，以及反馈放大器17。 P沟道MOS晶体管 9和10与电源线8相连接并形成恒定电流源。P沟道MOS晶体管15 具有被固定至GND (地电压)电位的栅电极，使得其处于导通(ON) 态。反馈放大器17具有与恒定电压电路4相连接的反相端子，与P 沟道MOS晶体管15和终端电阻器16之间的节点相连接的非反相端子， 以及与P沟道MOS晶体管9的栅极和P沟道MOS晶体管10的栅极之 间的节点相连接的输出。反馈放大器17控制P沟道MOS晶体管9的 栅极，以使得终端电阻器16的电压等于在恒定电压电路4中生成的具 有基准幅值的电压。因此，从P沟道MOS晶体管10的漏极输出了对 应于基准幅值的电流，该P沟道MOS晶体管10具有与P沟道MOS 晶体管9相同的栅极电压。差分驱动器电路3包括N沟道MOS晶体管19、 20a、 20b、 20c 以及20d,它们与地线18连接，以从恒定电流电路2B接收恒定电流并 形成镜电路；P沟道MOS晶体管22a、 22b、 22c、 22d、 23a、 23b、 23c 以及23d，它们与电源线21相连接并形成恒定电流源；开关电路ll， 其将所述P沟道MOS晶体管23b、 23c以及23d的栅极与电源线21相 连接，以关断(OFF)相应的恒定电流源；开关电路12，其将P沟道 MOS晶体管22b、 22c以及22d的漏极与所述P沟道MOS晶体管23b、 23c以及23d的栅极相连接，以导通(ON)相应的恒定电流源；P沟道 MOS晶体管24a和24b，用作开关，以输出逻辑；以及与地线18相连 接的终端电阻器25a和25b。输入端子26a和26b输入所述LSI内部的 差分逻辑信号，以及响应于这些输入，将由流经P沟道MOS晶体管 23a、 23b、 23c、 23d的全部电流值和终端电阻器25a和25b的电阻所 确定的电压值从输出端子27a和27b输出作为逻辑幅值。由P沟道MOS
晶体管22a和23a所组成的恒定电流源是恒定为导通(ON)的。在以 下说明中，将从输出端子2 7 a和2 7 b输出的逻辑幅值称为输出幅值。在具有上述构造的电路中，利用控制端子13以互补的形式来选择 所述开关电路11和所述开关电路12，以使得对应于基准幅值的输出幅 值是可变的，其中，所述开关电路ll将电源线21与P沟道MOS晶体 管23b、23c和23d相连接，所述开关电路12将P沟道MOS晶体管22b、 22c以及22d的漏极连接到P沟道MOS晶体管23b、23c以及23d的栅 极。以下是具体示例。例如，P沟道MOS晶体管15、 24a和24b被构 造为是相同的，并且终端电阻器16、 25a和25b也被构造为是相同的。 并且，构成恒定电流源的每个晶体管组(即，P沟道MOS晶体管9和 10， P沟道MOS晶体管22a至22d，以及P沟道MOS晶体管23a至 23d)的沟道宽度尺寸比分别是"5: 1"， "1: h 1: 1"， "5: 1: 1: 1"。在这种情况下，如果在恒定电压电路4中所生成的基准幅值 是500mV，则通过控制端子13来控制开关电路11和开关电路12，可 使得来自输出端子27a和27b的输出幅值为500mV， 600mV， 700mV 或者800mV。因此，图7中的电路使得500mV的基准幅值是以20。％ 的增量可变的。图7示出了这样的情况，其中，P沟道MOS晶体管23b 至23d全部为关断的，并且该情况下的来自输出端子27a和27b的输 出幅值是500mV，其对应于仅从由P沟道MOS晶体管22a和23a所组 成的恒定电流源所输出的电流值。以此方式，通过利用所述开关电路11和开关电路12来控制分别 构成恒定电流源的P沟道MOS晶体管22b至22d、以及P沟道MOS 晶体管23b至23d,该电路改变了所述的输出幅值。日本未审专利申请公开No.2006-060320公开了一种电路，其类似 于图7中的电路，通过控制驱动器的电流源来改变所述输出幅值。
图8示出了通过控制被输入至驱动器的电流来改变输出幅值的电 路的示例。图8中的电路包括恒定电压电路块l，恒定电流电路2C， 以及差分驱动器电路3A。
恒定电压电路块1包括恒定电压电路4和分压器35。该恒定电压 电路4是类似于图7中的恒定电压电路4的带隙基准电路。分压器35 包括梯形电阻器，并且其通过梯形电阻器对所述恒定电压电路4的输 出进行分压，以及将多个候选基准幅值输出至恒定电流电路2C。
恒定电流电路2C包括P沟道MOS晶体管39和40， P沟道MOS 晶体管45，终端电阻器46，反馈放大器47，以及模拟选择器36。 P沟 道MOS晶体管39和40连接于电源线38并形成恒定电流源。P沟道 MOS晶体管具有被固定至GND(地电压)电位的栅电极，使其处于导 通态。反馈放大器47具有与模拟选择器36的输出相连接的反相端 子，与P沟道MOS晶体管45和终端电阻器46之间的节点相连接的非 反相端子，以及，与P沟道MOS晶体管39和40的栅极相连接的输出。 反馈放大器47控制P沟道MOS晶体管39的栅极电压，以使得终端电 阻器46的电压等于来自模拟选择器36的输出电压，从而使得从与P 沟道MOS晶体管39具有相同的栅极电压的P沟道MOS晶体管40的 漏极输出恒定电流，该恒定电流对应于来自模拟选择器36的输出电压。 通过选择端子37来控制所述的模拟选择器36，并且该模拟选择器36 从恒定电压电路4的恒定电压以及分压器35的多个候选基准幅值中选 择一个，并将所选择的一个输出至反馈放大器47。
差分驱动器电路3A包括N沟道MOS晶体管49和50，它们与 地线48相连接，以从恒定电流电路2C接收恒定电流，并形成镜电路； P沟道MOS晶体管52和53，它们与电源线51相连接并形成恒定电流 源；P沟道MOS晶体管54a和54b，它们用作开关以输出逻辑；以及， 终端电阻器55a和55b，它们与地线48相连接。此外，在P沟道MOS
晶体管54a和终端电阻器55a之间、以及在P沟道MOS晶体管54b和 终端电阻器55b之间分别连接输出端子57a和输出端子57b。输入端子 56a和56b输入所述LSI内部的差分逻辑信号，并且响应于那些输入， 从输出端子57a和57b输出如下电压值作为逻辑幅值，所述电压值是 由流经P沟道MOS晶体管53的电流和终端电阻器55a和55b的电阻 所确定的。
在这种构造中，电路采用选择端子37作为开关，以从分压器35 选择期望的基准幅值，从而改变差分驱动器电路3A的输出幅值。
例如，将P沟道MOS晶体管45以及P沟道MOS晶体管54a和 54b构造为相同的，并将终端电阻器46和终端电阻器55a和55b也构 造为相同的。此外，将N沟道MOS晶体管49和N沟道MOS晶体管 50构造为相同的。将构成恒定电流源的晶体管(即，P沟道MOS晶体 管39和40，以及P沟道MOS晶体管52和53)的沟道宽度尺寸比设 置为"5: 1: 1: 5"。在这种情况下，如果恒定电压电路4生成的基 准幅值是500mV，并且以5%的步长增加分压器35的梯形电阻器的分 压比，则来自输出端子57a和57b的输出幅值是以5%的减量可变的， 例如500mV， 475mV， 450mV， 425mV，等等。
为了确保不会出现因为制造波动或者由于随时间退化所导致的问 题，有时会在产品装配测试期间进行裕度测试(margin test)。因为诸 如LSI测试器等的测试设备的工作频率相对较低，比如几百MHz，所 以通常在高速实际工作测试中利用实际设备进行回环测试或者端到端 测试。测试可以包括检査是否可以有目的地通过降低输出幅值来正确 地接收信号，并且因此，优选地还将其应用到使得输出幅值可变的结 构。
进一步地，随着最近以来存储器模块所提供的高性能，考虑到由 于DIMM上的信号线中的导线差(trace difference )所引起的幅值衰减,
需要设置与DIMM上的信号线中的导线差相对应的输出幅值。因此，
在具有长的信号线迹线的线路(lane)中应该将输出幅值设置得较大， 在具有短的信号线迹线的线路中应该将输出幅值设置得较小。因此，
要被安装在这种DIMM内的AMB芯片需要具有这样的结构其能对 于每条线路设置不同的输出幅值。
为了利用图7所示的电路在具有多个线路的信号传输电路中实现 上述结构，需要放置与线路数量一样多的成对的恒定电流电路2B和差 分驱动器电路3，这会引起封装面积和功耗的增加。进一步地，为了在 裕度测试期间调节每条线路的输出宽度，需要对每条线路构造设置， 因此使得用于裕度测试的设置耗费较长时间。
类似地，为了利用图8所示的电路在具有多个线路的信号传输电 路中实现上述结构，需要向差分驱动器电路3A设置与线路数量一样多 数量的分压器35的单元，这也会导致封装面积和功耗的增加。也使得 用于裕度测试的设置耗费较长时间。
发明内容
在本发明的一个方面，提供了一种信号传输电路，其包括两个或 者更多的规定数量的线路。信号传输电路包括恒定电压电路，电流源 电路，以及对于每条线路设置的驱动器电路。
恒定电压电路生成恒定电压，其为具有例如基准幅值的电压。
恒定电流电路从恒定电压电路接收恒定电压，生成与线路具有相 同的数目的、具有对应于规定的电压-电流转换比的值的电流，并且， 并行地输出该电流。电流源电路包括能改变规定的电压-电流转换比的 电流源控制电路。
为每条电路设置的驱动器电路从电流源电路接收电流输出，并输
出具有对应于规定的电压-电流转换比的幅值的电压。
对于来自恒定电压电路的恒定电压，从电源电路并行的输出的每 个电流具有对应于"规定的电压-电流转换比"的值，对以上情况的说 明仅指示了从电源电路最终输出的每个电流的值与恒定电压的值之间 的关系，并且不指定转换技术。因此，能够改变电压-电流转换比的电 流源控制电路可以是能够从相同输入电压获得不同电流值的任意电 路。
在其它方面，本发明可以作为一种方法或者系统来被实施。
根据本发明的技术使得在抑制了在信号电路的构造中的电路尺寸 的增加的同时能够进行高速裕度测试，同时，其中所述信号电路包括 有多条线路并且在其中来自每条线路的输出幅值是可变的。
通过结合附图对下述某些特定实施例的说明，本发明的上述和其 它目的、优点以及特征将更加显而易见，在附图中
图1是示出了根据本发明的第一实施例的信号传输电路的构造的
视图2是用于说明图1中所示的信号传输电流中的电流源电流的第 一视图3是用于说明图1中所示的信号传输电路中的电流源电路的第 二视图4是用于说明图1中所示的信号传输电路中的电流源电路的第 三视图5是用于说明图1中所示的信号传输电路中的电流源电路的第 四视图6是示出了根据本发明的第二实施例的信号传输电路的构造的
视图7是用于说明根据现有技术的信号传输电路的视图8是用于说明根据另一现有技术的信号传输电路的视图。
具体实施例方式
以下将参考示例性实施例说明本发明。本领域的技术人员知道， 利用本发明的技术可以实现许多替换的实施方式，并且本发明不限于 出于解释目的所示例的实施例。
以下参考
本发明的示例性实施例。
<第一实施例〉
图1示出了根据本发明的第一实施例的信号传输电路100的构造。 信号传输电路100包括多条线路，其中，可以对每条线路设置不同的 输出幅值。信号传输电路100包括恒定电压电路110，电流源电路120， 以及与线路具有相同的数量的差分驱动器电路130A至130D (图1中 的示例中是四条)。
恒定电压电路IIO是带隙基准电路，该带隙基准电路生成稳定的 恒定电压并将其输出至电流源电路120。
电流源电路120包括分压器115，模拟选择器126， P沟道MOS 晶体管121以及122a至122d， P沟道MOS晶体管125，终端电阻器 123，以及反馈放大器124。
分压器115包括梯形电阻器，并且，其通过梯形电阻器对恒定电 压电路110的输出进行分压，以及将多个候选基准幅值输出至模拟选 择器126。还将恒定电压电路IIO的输出电压作为一个候选基准幅值提 供至模拟选择器126。
通过选择端子127来控制模拟选择器126，并且其从恒定电压电
路110和分压器115中的多个候选基准幅值中选择一个，并将所选择 的一个输出至反馈放大器124。P沟道MOS晶体管125具有被固定至地电压电位的栅电极，以使 其处于导通(ON)态。反馈放大器124具有与模拟选择器126的输 出相连接的反相端子，与P沟道MOS晶体管125和终端电阻器123之 间的节点相连接的非反相端子，以及与P沟道MOS晶体管和P沟道 MOS晶体管122a至122d的栅极相连接的输出。P沟道MOS晶体管 121具有与电源线128相连接的源极。反馈放大器124控制P沟道MOS 晶体管121的栅电压，使得终端电阻器123的电压等于来自模拟选择 器126的基准电压，从而生成流经P沟道MOS晶体管121的恒定电流。 因此，P沟道MOS晶体管121、 P沟道MOS晶体管125、反馈放大器 124以及终端电阻器123用作恒定电流生成单元，该恒定电流生成单元 通过接收来自模拟选择器126的输出电压来生成恒定电流。P沟道MOS晶体管122a至122d是与信号传输电路100中的线路 相同数量的晶体管。每个晶体管连同P沟道MOS晶体管形成镜电路。 每个晶体管具有与P沟道MOS晶体管121的栅电压相同的栅电压，并 根据流经P沟道MOS晶体管121的恒定电流，将电流从其漏极输出至 相应的差分驱动器电路。因此，P沟道MOS晶体管122a至122d用作 恒定电流输出单元。以此方式，将与模拟选择器126的基准幅值相对应的恒定电流供 给至每条线路中的差分驱动电路130A至130D。因为被供给至差分驱动器电路130A至130D的恒定电流根据由模 拟选择器126选择的基准幅值而变化，因此分压器115和模拟选择器 126用作电流源控制电路。差分驱动器电路130A至130D具有相同的构造。因此，在此仅说
明差分驱动器电路130A。差分驱动器电路130A具有与图7中的电路里的差分驱动器电路3 相同的构造。差分驱动器电路130A包括N沟道MOS晶体管139 和N沟道MOS晶体管140a至140d，其与地线138相连接以接收从电 流源电路120输出的一恒定电流(图1的示例中，其为来自P沟道MOS 晶体管122a的漏极的恒定电流)，并形成镜电路；P沟道MOS晶体管 142a至142d以及P沟道MOS晶体管143a至143d，其与电源线141 相连接并形成四个恒定电流源；开关电路131，其将P沟道MOS晶体 管143b至143d的栅极与电源线141相连接，以关断相应的恒定电流 源；开关电路132，其将P沟道MOS晶体管143b至143d的栅极与P 沟道MOS晶体管142b至142d的漏极相连接，以导通相应的恒定电流 源；P沟道MOS晶体管144a至144b，用作开关以输出逻辑；以及， 终端电阻器145a和145b，其与地线138相连接。输入端子136a和136b 输入LSI内的差分逻辑信号，并响应于这些输入，从输出端子147a和 147b输出如下电压值作为逻辑幅值，所述电压值是通过流经P沟道 MOS晶体管143a、 143b、 143c、 143d的全部电流值以及终端电阻器 145a和145b的电阻所确定的。由P沟道MOS晶体管142a和143a所组成的恒定电流源、由P 沟道MOS晶体管142b和143b所组成的恒定电流源、由P沟道MOS 晶体管142c和143c所组成的恒定电流源、以及由P沟道MOS晶体管 142d和143d所组成恒定电流源在下文分别被称为恒定电流源a、恒定 电流源b、恒定电流源c以及恒定电流源d。这些恒定电流源作为驱动 器电流生成单元。如图1所示，由P沟道MOS晶体管142a和143a所组成的恒定电 流源被配置为恒定地处于导通(ON)态。通过开关电路131和开关电路132控制恒定电流源b、恒定电流
源c以及恒定电流源d的导通/关断(ON/OFF)态。通过开关端子133A 来控制被包含在开关电路131和开关电路132中的开关。图2至图5示出了每个开关电路131的开关和每个开关电路132 的开关的导通/关断态与每个恒定电流源的导通/关断态的组合。在图2所示的组合中，开关电路131的开关131b、 131c以及131d 是导通的，开关电路132的开关132b、 132c以及132d是关断的。因 为开关131b是导通且开关131b是关断，所以P沟道MOS晶体管143b 的栅极连接于电源线141，使得恒定电流源b是关断的。因此，没有电 流从P沟道MOS晶体管143b的漏极输出。类似地，恒定电流源c和 恒定电流源d皆为关断，没有电流从P沟道MOS晶体管143c和143d 的漏极输出。因此，在图2的组合中，流进P沟道MOS晶体管144a和144b 的源极的电流仅是来自恒定电流源a的电流，其是来自P沟道MOS晶 体管143a的源极的电流。在图3所示的组合中，在开关电路131中仅有开关131b为关断， 并且在开关电路132中仅有开关132b为导通。在这种情况下，形成恒 定电流源b的P沟道MOS晶体管143b的栅极通过开关132 b与P沟 道MOS晶体管142b的漏极相连接，使得恒定电流源b为导通。恒定 电流源c和恒定电流源d是关断。因此，在图3的组合中，流进P沟道MOS晶体管144a和144b的源极的电流是来自恒定电流源a和恒定电流源b的电流的总和。在图4所示的组合中，恒定电流源b和恒定电流源c是导通，恒 定电流源d是关断。因此，流进P沟道MOS晶体管144a和144b的源 极的电流是来自恒定电流源a、恒定电流源b以及恒定电流源c的电流
的总和。在图5所示的组合中，全部的恒定电流源都是导通。因此，流进P沟道MOS晶体管144a和144b的源极的电流是来自四个恒定电流源 a、 b、 c和d的电流的总和。以此方式，以互补的形式选择在开关电路131和开关电路132中 的开关对，从而控制流进差分驱动器电路130A中的P沟道MOS晶体 管144a和144b的源极的电流。通过流至P沟道MOS晶体管144a和 144b的电流以及终端电阻器145a和145b的电阻来确定差分驱动器电 路130A的输出端子147a和147b的输出幅值。因此，差分驱动器电路 130A的输出幅值对应于基准幅值，并且根据图2至图5中所示的开关 电路131和开关电路132的组合是可变的。因为从输出端子147a和147b输出的电压的幅值取决于开关电路 131和开关电路132中的开关的组合而改变，因此，开关电路131和开 关电路132用作驱动器控制单元。因为P沟道MOS晶体管144a和144b、终端电阻器145a和145b 以及输出端子147a和147b输出了幅值与四个恒定电流源a、 b、 c和d 的电流总和相对应的电压，因此，它们用作差分驱动器电路130A的电 压输出单元。以下利用特定示例来说明图1中所示的信号传输电路的操作。首 先，在下文说明晶体管、终端电阻器、以及差分电路130A至130D中的开关电路的组合。P沟道MOS晶体管125和P沟道MOS晶体管144a和144b被构 造为相同的。终端电阻器123和终端电阻器145a以及145b也被构造 为相同的。P沟道MOS晶体管121与P沟道MOS晶体管122a至122d 中的每个的沟道宽度尺寸比是"5: 1" 。 P沟道MOS晶体管142a至142d的沟道宽度尺寸比是"1: 1: 1: 1"，并且P沟道MOS晶体管 143a至143d的沟道宽度尺寸比是"5: 1: 1: 1"。在这种情况下，如 果形成恒定电流源a的P沟道MOS晶体管142a和143a的尺寸比是"l: 5"，则形成恒定电流源b、恒定电流源c和恒定电流源d的晶体管对 的沟道宽度尺寸比是"1: 1"。在这种构造中，如果从电源电路120的模拟选择器126输出的基 准幅值是500mV，则对应于图2至5所示的开关的组合，差分驱动器 电路的输出幅值可以是500mV， 600mV， 700mV和800mV。图1示出 了在正常操作期间的设置的示例。例如，根据DIMM的导线长度来为 每条线路设置每个差分驱动器电路130的输出幅值。在该示例中，模 拟选择器126选择来自恒定电压电路110的输出电压500mV。对于每 个差分驱动器电路而言，更具体地讲，将差分驱动器电路130A设置为 图2中所示的开关的组合，以使得其对于500mV的基准电压来输出具 有500mV的输出幅值的电压。将差分驱动器电路130B设置为图3所 示的开关的组合，以使得其对于500mV的基准幅值来输出具有600mV 的输出幅值的电压。将差分驱动器电路130C设置为图4所示的开关的 组合，以使得其对于500mV的基准幅值来输出具有700mV的输出幅 值的电压。将差分驱动器电路130D设置为图5所示的开关的组合，以 使得其对于500mV的基准幅值来输出具有800mV的输出幅值的电压。 在以下说明中，500mV、 600mV、 700mV以及800mV的输出幅值被当 作每个差分驱动器电路的最大输出幅值。在裕度测试中，如果电流源电路120的模拟选择器126选择具有 通过分压器115所获得的不同值的划分电压中的任何一个，则基准幅 值小于500mV。因此，从每个差分驱动器电路获得了小于每个最大输 出幅值的输出幅值。例如，如果分压器115的梯形电阻器的分压比被 设定为5%的增量，则通过模拟选择器126可以选择恒定电压电路110 的输出电压的100%、 95%、 90%、 85X…作为基准幅值。因此，对于
每个基准幅值，可以从每个差分驱动器电路获得类似于"500mV， 600mV， 700mV禾口 800mV" 、 "475mV， 570mV， 665mV禾口 760mV"、 "450mV， 540mV， 630mV禾卩720mV" 、 "425mV， 510mV， 595mV 和680mV"….的可变的输出幅值。如上所述，因为对于具有多条线路的信号传输电路中的每个差分 驱动器电路，本实施例的信号传输电路110使用的是公共恒定电压电 路110以及公共电流源电路120，所以可以抑制电路尺寸的增加。进一步地，通过改变由电流源电路120中的模拟选择器126所选 择的基准幅值，可以变更从电流源电路120输出的恒定电流与从恒定 电压电路110输出的恒定电压的电压-电流转换比，这会改变要被供给 至每个差分驱动器电路的电流。进而，通过在裕度测试期间简单地改 变模拟选择器126的选择，可以降低要被提供至每个差分驱动器电路 的恒定电流，并且因此可以以相关于最大输出幅值的恒定比率来同步 地降低每个差分驱动器电路的输出幅值。结果，可以方便地以高速进 行裕度测试。通常，随着电路之间的距离变得越长，芯片中的基准信号的传输 就越容易受到线路的寄生元件或者噪声的影响，因此，相比于以电压 的形式，以电流的形式来分配信号会更稳定。有鉴于此，信号传输电 路100以电流的形式将来自模拟选择器126的电压供给至每个差分驱 动器电路130，因此使得能够进行稳定的信号传输。本实施例的信号传输电路100通过开关电路的组合来设置每条线 路中的驱动器电路的输出幅值的值，并通过电流源电路120的模拟选 择器126来设置用作输出幅值的基础的基准幅值。因为彼此独立地进 行所述的两个设置，在正常操作期间，可以根据线路的DIMM的信号 线中的导线差来设置与每个差分驱动器电路相对应的线路的输出幅 值。在裕度测试中，通过改变电流源电路120中的模拟选择器126的选择，可以以小的步长将每个输出差分驱动器电路的输出幅值变为小 于其最大输出幅值的输出幅值。以下将比较本实施例的信号传输电路IOO与图7所示的电路。因为图7所示的电路通过组合晶体管的尺寸的组合来控制输出幅 值，所述晶体管形成了差分驱动器电路3的恒定电流源，所以其需要 相对大的晶体管尺寸。进一步地，因为输出端子是外部端子，所以考虑到静电耐压(下文称作ESD耐压)而不能降低基本晶体管的尺寸。 因此，仅能通过例如20%的较大的步长来调节幅值，并且，也不可能 以裕度测试中所需要的例如5。^的较小的步长来设置输出幅值。进一步地，在图7的电路中，差分驱动器电路3的最后级中的恒 定电流源的数量取决于前级中的电流镜电路。为了将输出幅值增加到 可以达到的数值，需要增加恒定电流源的数量，这需要增加前级中的 并行的电流镜电路的数量。这使电路变得复杂并增加了电路尺寸。另一方面，信号传输电路100在使驱动器电路具有与图7中的差 分驱动器电路3相同的构造的同时，能够以小的步长改变从电流源电 路120供给至每个差分驱动器电路的电流。这使得输出幅值能够是以 小的步长可变的，而没有降低差分驱动器电路中的晶体管尺寸，并且 进一步地，能够允许将输出幅值增加到可以达到的数值，而不会增加 差分驱动器电路中的前级中的电流镜电路。通过利用梯形电阻器对恒定电压电路110提供的恒定电压进行分 压、然后选择性地输出一个电压，由此图1中的信号传输电路可以调 节要被供给至每个差分驱动器电路的恒定电流，其中，所述恒定电压 电路110是带隙基准电路。然而，只要可以将可调节的恒定电流提供 至差分驱动器电路，也可以采用其它技术。图6示出了采用其它技术 的第二实施例。 本发明的第二实施例的信号传输电路200具有多条线路，其中可 以为每条线路设置不同的输出幅值。该信号传输电路200包括恒定电压电路210，电流源电路220，以及与线路数量相对应的四个差分驱 动器电路230A至230D。恒定电压电路210是与信号传输电路100中的恒定电压电路110 相类似的带隙基准电路，并且输出恒定电压。电流源电路220包括P沟道MOS晶体管228a、 228b、…228x、 228y， P沟道MOS晶体管229a至229d，开关电路223， P沟道MOS 晶体管224，终端电阻器225，以及反馈放大器226。P沟道MOS晶体管228a、 228b、…228x、 228y的源极与电源线 227相连接。P沟道MOS晶体管的栅电极被固定至地电压电位，使得 P沟道MOS晶体管处于导通态。反馈放大器226具有与恒定电压电 路210的输出相连接的反相端子，与P沟道MOS晶体管224和终端驱 动器225之间的节点相连接的非反相端子，以及与P沟道MOS晶体管 229a至229d和P沟道MOS晶体管228a、 228b、…228x、 228y的栅极 相连接的输出。P沟道MOS晶体管228a、 228b、…228x、 228y， P沟道MOS晶 体管224，反馈放大器226，以及终端电阻器形成了与P沟道MOS晶 体管228a、 228b、…228x、 228y数量相同的恒定电流源，并且，它们 起恒定电流生成单元的作用。P沟道MOS晶体管229a连同P沟道MOS晶体管228a至228y形 成了镜电路。从P沟道MOS晶体管229a的漏极输出了流经P沟道MOS 晶体管228a、 228b、…228x、 228y的电流的总和。
这对于P沟道MOS晶体管22%至229d是相同的，从P沟道MOS 晶体管229b至229d的每个漏极输出了流经P沟道MOS晶体管228a、 228b、…228x、 228y的电流的总和。因此，P沟道MOS晶体管229a至229d用作恒定电流输出单元。如图6所示，P沟道MOS晶体管228a恒定地导通，并且通过开 关电路223控制P沟道MOS晶体管228b…228x、228y的导通/关断态。 通过选择端子217控制开关电路223。开关电路223导通的晶体管的数 量越大，则从电流源电路220输出的电流就变得越高。在图6的示例 中，开关电路223的每个开关是关断的，使得P沟道MOS晶体管228a、 228b、…228x、 228y全部为关断。在这种情况下，从电流源220被供 给至差分驱动器电路230A至230D的电流仅是流经P沟道MOS晶体 管228a的电流。差分驱动器电路230A至230D具有与图1所示的信号传输电路 100中的差分驱动器电路130A至130D相同的构造，所以在此不予详 细说明。例如，来自恒定电压电路210的基准幅值是500mV，并且每个终 端电阻器的电阻相同，就像图1所示的信号传输电路100的说明中所 使用的情况。进一步地，在电流源电路220中，P沟道MOS晶体管229a至229d的沟道宽度尺寸比是"1: 1: 1: 1"，并且P沟道MOS晶体管228a和P沟道MOS晶体管229d的沟道宽度尺寸比是"5: 1"。电流源电路220是芯片内的闭合电路。因此，没有ESD耐压的问 题，并且进一步地，可以通过调节电路常数来降低晶体管尺寸。因此， 可以根据需要容易地增加P沟道MOS晶体管228b、…228x、 228y的 数量。在本实施例中，P沟道MOS晶体管228b、…228x、 228y的沟 道宽度尺寸可以与P沟道MOS晶体管229d的沟道宽度尺寸相关地以5%的步长从95%递减。这使得可以以小的步长来选择从电流源220输出的电流。在这种构造中，设置差分驱动器电路，以使得当开关电路223的 每个开关为导通的时候，对于从恒定电压电路210输出的500mV的基 准电压来说，差分驱动器电路230A至230D的输出幅值是500mV、 600mV、 700mV以及800mV。当开关电路223的每个开关为导通时， 从电流源电路220提供至每个差分驱动器电路的电流是最大值。因此， 500mV、 600mV、 700mV以及800mV是各差分驱动器电路的最大输出 幅值。这是正常操作时的设定，可以根据DIMM的导线长度来为每条 线路设置每个差分驱动器电路的输出幅值。在裕度测试期间，如果通过选择端子217控制开关电路223中的 每个开关的导通/关断态，从而控制来自电流源220的电流，则能够获 得类似于"500mV， 600mV， 700mV和訓mV"、 "475mV， 570mV， 665mV和760mV"、 "450mV， 540mV， 630mV和720mV"、 "425mV， 510mV， 595mV和6S0mV"的可变的输出幅值。以此方式，第二实施例的信号传输电路200具有与信号传输电路 IOO相同的效果。虽然上述两种信号传输电路根据DIMM上的信号线的导线长度的 区别来设置每个驱动器电路的最大输出幅值，但是本发明也可以被应 用于模块之间的连接，其中在所述模块中每条线路的传输距离是不同 的，诸如，具有相对较长的传输距离的MPU和存储器模块之间的连接， 以及具有相对较短的传输距离的存储器模块和存储器模块之间的连 接。进一步地，考虑到DIMM上的信号线的导线长度的差别以及模块 之间存在的不同的传输距离，可以兼容配置这些设置。虽然实施例的上下文中说明了本发明，但是显而易见的是，本发
明不限于上述实施例，而是在不脱离本发明的范围和精神的下可以被 改进和修改。
权利要求
1.一种信号传输电路，包括两条或者更多规定数量的线路，该信号传输电路包括恒定电压电路，用于生成恒定电压；电流源电路，用于从恒定电压电路接收恒定电压，并且并行地生成并输出具有与规定的电压-电流转换比相对应的值的规定量的电流；以及为每条线路设置的驱动器电路，用于接收从电流源电路输出的电流，并输出具有与规定的电压-电流转换比相对应的幅值的电压，其中所述电流源电路包括能够改变规定的电压-电流转换比的电流源控制电路。
2. 根据权利要求l所述的信号传输电路，其中， 所述电流源电路包括恒定电流生成单元，用于生成具有与输入电压相对应的值的恒定 电流；以及包括有规定数量的输出端子的恒定电流输出单元，用于将在所述 恒定电流生成单元中生成的恒定电流从每个输出端子输出至对应的驱 动器电路，以及所述电流源控制电路包括分压器电路，用于对来自所述恒定电压电路的恒定电压进行分压， 并获得多个输出电压；以及选择器，用于从恒定电压和多个输出电压中选择一个，并将所选 择的电压输出至所述恒定电流生成单元。
3. 根据权利要求l所述的信号传输电路，其中， 所述电流源电路包括并行地布置的多个恒定电流生成单元，用于生成具有与输入电压 相对应的值的恒定电流；以及 恒定电流输出单元，包括有规定数量的输出端子，用于从输出端 子输出在所述多个恒定电流生成单元中生成的恒定电流的总和，以及所述电流源控制电路是能够导通/关断所述多个恒定电流生成单 元中的至少其中一个的开关电路。
4. 根据权利要求l所述的信号传输电路，其中，所述驱动器电路包括能够改变所述规定的电压-电流转换比的驱 动器控制单元。
5. 根据权利要求2所述的信号传输电路，其中，所述驱动器电路包括能够改变所述规定的电压-电流转换比的驱 动器控制单元。
6. 根据权利要求3所述的信号传输电路，其中，所述驱动器电路包括能够改变所述规定的电压-电流转换比的驱 动器控制单元。
7. 根据权利要求4所述的信号传输电路，其中， 所述驱动器电路包括并行地布置的多个驱动器恒定电流生成单元，用于生成具有与输入电流相对应的值的恒定电流；电压输出单元，用于输出具有与所述驱动器恒定电流生成单元所 生成的恒定电流的总和相对应的幅值的电压，以及所述驱动器控制单元是能够导通/关断所述多个驱动器恒定电流 生成单元中的至少其中一个的开关电路。
8. 根据权利要求5所述的信号传输电路，其中， 所述驱动器电路包括并行地布置的多个驱动器恒定电流生成单元，用于生成具有与输入电流相对应的值的恒定电流；以及 电压输出单元，用于输出具有与所述驱动器恒定电流生成单元所 生成的恒定电流的总和相对应的幅值的电压，以及所述驱动器控制单元是能够导通/关断所述多个驱动器恒定电流 生成单元中的至少其中一个的开关电路。
9.根据权利要求6所述的信号传输电路，其中， 所述驱动器电路包括并行地布置的多个驱动器恒定电流生成单元，用于生成具有与输 入电流相对应的值的恒定电流；以及电压输出单元，用于输出具有与所述驱动器恒定电流生成单元所 生成的恒定电流的总和相对应的幅值的电压，以及所述驱动器控制单元是能够导通/关断所述多个驱动器恒定电流 生成单元中的至少其中一个的开关电路。
全文摘要
一种具有四条线路的信号传输电路，包括用于生成恒定电压的恒定电压电路，电流源电路，以及对于每条线路分别设置的差分驱动器电路。所述电流源电路从恒定电压电路接收恒定电压，并生成具有对应于规定的电压-电流转换比的值的四个电流，并将它们以并行的形式输出。所述差分驱动器电路分别接收从电流源电路输出的电流，并输出具有对应于规定的电压-电流转换比的幅值的电压。所述电流源电路包括分压器和模拟选择器，其形成能够改变电压-电流转换比的电流源控制电路。
文档编号H03K19/0175GK101159431SQ20071014997
公开日2008年4月9日 申请日期2007年10月8日 优先权日2006年10月5日
发明者岩崎正 申请人:恩益禧电子股份有限公司