专利名称：Turbo编码器以及用于其的HARQ处理方法
技术领域：
本发明涉及Turbo编码器以及用于其的HARQ处理方法，特别涉及 Turbo编码器中的HARQ (Hybrid Automatic Repeat request,混合自动重 传)处理方法。
背景技术：
当前，在3GPP (3rd Generation Partnership Project,第三代合作伙伴 计划)中，正在推进作为第三代移动通信系统的一种方式的、W-CDMA (Wideband-Code Division Multiple Access,宽带码分多址)方式的标准 化。并且，作为标准化的主题之一，规定了在下行链路中提供最大约 14Mbps的传输速度的HSDPA (High Speed Downlink Packet Access,高速 下行分组接入)。
HSDPA采用了自适应编码调制方式，其特点在于，例如根据基站和 移动台站之间的无线环境来自适应地切换QPSK (Quadrature Phase Shift Keying,四相相移键控)调制方式和16QAM ( 16 Quadrature Amplitude Modulation ， 16相正交幅度调制)。另外，HSDPA采用了 HARQ (Hybrid Automatic Repeat reQuest)方式。
HSDPA具有以下特点在移动台站对来自基站的接收数据检测出错 误时，基站根据来自移动台站的请求而进行数据的重发，并且移动台站使 用已接收的数据与重发的接收数据两者进行纠错译码。这样，在HARQ 中，即使发生了错误，也通过有效地利用已接收的数据来提高纠错译码的 增益，抑制重发次数。
用于HSDPA的主要的传输信道是HS-DSCH (High Speed-Downlink Shard Channel,高速下行链路共享信道)。在HS-DSCH中，数据按照每 个TTI (Transmission Time Interval,传输时间间隔)作为最大一个发送块(Transport Block)到达编码器(Coding unit)。作为HS陽DSCH的编码 (Coding)处理，有CRC (Cyclic Redundancy Check,循环冗余校验)添
加、Turbo编码、HARQ、解调(16QAM/QPSK)等(例如，参考非专利
文献l)。
如图4所示，上述现有(3GPP的标准)的Turbo码的输出装置具有两 个巻积编码器[第一巻积编码器(1st constituent encoder) 100以及第二巻积 编码器(2nd constituent encoder) 200]。这里，第一巻积编码器100以及第 二巻积编码器200包括开关101、 201;运算器(加法器)102 105、 202 205;以及延迟电路(D) 106 108、 206 208。
在一个巻积编码器(第一巻积编码器100)中，直接输入信息码序列 Xk，在另一个巻积编码器(第二巻积编码器200)中输入通过交织器 (Turbo Code internal interleaver ， Turbo码内交织器)300对信息码序列进 行交织后的序列(信息码序列X'k)。
具体而言，信息序列的编码输出是信息码序列(Systematic Bits,系统 比特)Xk本身、从两个巻积编码器(第一巻积编码器100以及第二巻积编 码器200)输出的冗余信息序列Zk、 Z'k。对信息码序列Xk实施了交织处 理的信息X'k不被输出。这是因为如下原因在译码侧如果能译码信息码 序列Xk，就能够对其实施交织处理来得到实施了交织处理的信息X，k。
尾比特是在信息序列编码结束之后用于将保持在各巻积编码器(第一 巻积编码器100以及第二巻积编码器200)中的比特恢复为零的末尾比 特。Turbo码的码速率(Rate)是1/3，输出顺序是XI、 Zl、 Z，l、 X2、 Z2、 Z，2、…Xn、 Zn、 Z，n (这里，n=Turbo码的码块大小(Code Block Size))。但是，相对于在对通常的信息序列进行编码时输出三种码的情 况，在对尾比特进行编码时输出四种码。即，通过图4中虚线所示的信号 线的路径，按照Xn+1、 Zn+1、 Xn+2、 Zn+2、 Xn+3 、 Zn+3、 X，n+1 、 Z，n+1、 X，n+2、 Z，n+2、 X，n+3、 Z，n+3的顺序输出。
如图5所示，在HARQ的比特分离(bit separation)中，由于Turbo 编码后的数据序列以第一信息码比特(1st systematic bit,第一系统比 特)、第一奇偶校验1比特(1st Parityl bit)、第一奇偶校验2比特(1stParity2bit)、第二奇偶校验1比特(2nd Parity 1 bit)、第二奇偶校验2比 特(2nd Parity2 bit)、第三信息码序列(3rd Systematic bit，第三系统比 特)、…、尾比特的顺序排列，因此在比特分离部400中被顺序分离，并 被分为以下三个序列
第 一 序列(1 st sequence )401:(所有的系统比特(Systematic bits) ) + (系统的&奇偶校验1的&奇偶校验2的一些尾比特(Some tail bits of Systematic & Parity 1 & Parity2));
'第二序列(2nd sequence) 402:(所有的奇偶校验1比特(Parityl bits) ) + (系统的&奇偶校验1的&奇偶校验2的一些尾比特(Some tail bits of Systematic & Parityl &Parity2));
'第三序列(3rd sequence) 403:(所有的奇偶校验2比特(Parity2 bits) ) + (系统的&奇偶校验1的&奇偶校验2的一些尾比特(Some tail bits of Systematic & Parityl & Parity2))。
HARQ处理将Turbo码的输出比特数匹配成与HS-DSCH匹配的物理 信道的总比特数。
如图6所示，混合自动重传功能(Hybrid ARQ functionality)由两个 速率匹配阶段(Rate-matching stage)[第一速率匹配620和第二速率匹配 640]、以及一个虚拟缓冲器(Virtual buffer)[虚拟IR缓冲器(Virtual IR buffer) 630]构成。
另外，第一速率匹配620包括速率匹配(RM—PI—1) 621和速率匹配 (RM—P2—1) 622，第二速率匹配640包括速率匹配(RM—S) 641、速率 匹配(RM—PI—2) 642、以及速率匹配(RM_P2_2) 643。
在第一速率匹配620 (First rate matching stage,第一速率匹配阶段) 中，使输入比特数与虚拟IR缓冲器630的比特数(由高层提供)相匹 配。但是，当输入比特数不超过虚拟IR缓冲器630的容量(比特数) 时，透过(transparent)该第一速率匹配620，不进行任何处理。
在第二速率匹配640 (Second rate matching stage,第二速率匹配阶 段)中，将第一速率匹配620处理后的比特数在其时间传输间隔(TTI) 匹配成物理信道比特数。
6在HARQ的第一速率匹配620中，当超出虚拟IR缓冲器630的容量 (比特数)时，去除奇偶校验l (Parityl) (2nd Sequence,第二序列)和 奇偶校验2 (Parity2) (3rd Sequence,第三序列)的序列中的适当位置上 的比特。去除位置通过利用速率匹配参数(Rate Matching Parameter)进行 计算来确定。信息码序列(1st Sequence,第一序列)不被打孔 (Puncture)，而是直接进入虚拟IR缓冲器630中。所说的打孔 (Puncture)是指从比特序列中以固定周期抽出比特的处理。
接着，对现有方法的第 一 速率匹配参数(1st Rate Matching Parameter)的计算方法进行说明。
(1) 在Nn^N 的情况下，根据下式1计算应打孔的比特数。 [公式1]
腊rf
这里，N^是从Turbo编码器输入的总比特数。
(2) Set a=2 when b=2; a=l when b=3
当进行奇偶校验1比特的打孔时，b=2 当进行奇偶校验2比特的打孔时，b=3。
(3) Set [公式2]
「AA^/2"|，6 = 3
这里， [公式3]
函数bl:求出整数值，即，"「/|" + l 函数^」求出整数值，艮P， y-l43d^
(4) 速率匹配参数的计算
e,.n,.=《,.
线=
e . =ax|A/V.|
图7示出了对图4所示的Tubro编码器的输出进行HARQ的第一速率匹配处理的一个例子。在该例子中，示出了信道编码(Channel coding)后 的比特数N^""为1500比特、分配给虚拟IR缓冲器630的N^为NIR=1200 比特时的HARQ处理的第一速率匹配处理例子。
在HARQ比特分离(HARQ bit separation)中将Turbo编码后的数据 分离成信息码序列(Systematic,系统的)、奇偶校验1序列(1st parity)、奇偶校验2序列(2ndparity)这三个序列。信息码序列、奇偶校 验1序列、奇偶校验2序列分别由496比特的码信息和4比特的尾比特信 息构成。在各序列的4比特尾比特信息中混合了一部分的信息码序列、奇 偶校验1序列、奇偶校验2序列各自的尾比特。
接着，在HARQ第一速率匹配(HARQ first rate matching)中，匹配 成虚拟IR缓冲器630的容量Nn^1500 (打孔的仅是奇偶校验比特)。
当以现有的方法计算第一速率匹配参数时， AiVf7 =1200-1500 = -300 K尸1500/3=500
从而奇偶校验1的速率匹配参数为如下所示
> =2x500 = 1000 eminMJ=2x|AM| = 2xl50 = 300
并且，奇偶校验2的速率匹配参数为如下所示
= 500 e , =500 e . =|緣| = 150
非专禾U文献1: "Multiple and channel coding 4.2.3.2 Tubro coding" [3GPPTS25. 212V7.0.0 (2006-03) p. 16-21]。
发明内容
在上述现有的HARQ处理方法中存在如下问题由于在奇偶校验1和 奇偶校验2的序列中存在一部分的信息码序列的尾比特，因此在进行第一 速率匹配处理时，所述尾比特可能会由于速率匹配参数而被去除。
在现有的方法中，由于该信息码序列的尾比特丢失，因而在Turbo译码时，无法译码栅格终止(Trellis termination)，从而译码性能恶化。特 别是在码冗余度低的情况下(奇偶校验多数被打孔时)，性能的恶化变得 显著。因此需要构成为在进行比特分离以及HARQ的第一速率匹配时 Turbo编码器的所有的信息码序列的尾比特都不被打孔的结构。
因此，本发明的目的是消除上述的问题，提供一种能够在冗余度低时 改善编码器的性能的Turbo编码器以及用于其的HARQ处理方法。
本发明的Turbo编码器是一种依次输出作为信息序列的编码输出的信 息码序列、第一冗余信息序列以及第二冗余信息序列的Turbo编码器，其 中，所述信息码序列是将所述信息序列编码后的序列，所述第一冗余信息 序列是从输入所述信息码序列的第一巻积编码器输出的序列，所述第二冗 余信息序列是从输入对所述信息码序列进行交织后的序列的第二巻积编码 器输出的序列，所述Turbo编码器具有保持单元，该保持单元保持对所述 信息码序列进行交织后的序列，并且在所述Turbo编码器中，将尾比特附 加在所述编码输出的最后，其中所述尾比特是在保持于所述保持单元内的 所述进行交织后的序列中用于将保持在所述第一巻积编码器以及第二巻积 编码器中的比特恢复为零的末尾比特。
本发明的HARQ处理方法是一种用于Turbo编码器的HARQ (Hybrid Automatic Repeat reQuest)处理方法，其中，所述Turbo编码器依次输出 作为信息序列的编码输出的信息码序列、第一冗余信息序列以及第二冗余 信息序列，所述信息码序列是将所述信息序列编码后的序列，所述第一冗 余信息序列是从输入所述信息码序列的第一巻积编码器输出的第一冗余信 息序列，所述第二冗余信息序列是从输入对所述信息码序列进行交织后的 序列的第二巻积编码器输出的序列，并且，所述HARQ处理方法将尾比特 附加在所述编码输出的最后，其中所述尾比特是在对所述信息编码序列进 行交织后的序列中用于将保持在所述第一巻积编码器以及第二巻积编码器 中的比特恢复为零的末尾比特。
艮口，本发明的Turbo编码器具有如下特点在进行要附加到信息码序 列(Systematic序列)的末尾上的尾比特的输出处理、以及HARQ (Hybrid Automatic Repeat reQuest)时，通过改进第一速率匹配(1st RateMatching)处理方法来改善Turbo码的性能。
艮口，在本发明的Turbo编码器的输出装置中，第一巻积编码器直接输 入信息码序列Xk，并输出冗余信息序列Zk，第二巻积编码器输入由交织 器对信息码序列进行交织后的信息码信息X'k，并输出冗余信息序列 Z'k，并且缓冲器保持由交织器对信息码序列进行交织后的信息码信息 X，k。由此，从上述输出装置依次输出信息码序列Xk、冗余信息序列Zk、 Z'k、以及保持在缓冲器4中的信息码信息X'k。
在本发明的Turbo编码器中，未经交织的信息码序列的尾比特、奇偶 校验1的尾比特、奇偶校验2的尾比特以与正常的编码输出的顺序相同的 顺序输出，并且最后输出经交织后的信息码序列的尾比特。此时，经交织 后的信息码序列的尾比特被保存在缓冲器(Buffer)中，并被附加在编码 输出的最后。
另外，本发明的Turbo编码器在作为Turbo编码的后处理的比特分离 (Bit Separation)中，所有的信息码序列的尾比特被附加在信息码序列 上，所有的奇偶校验1的尾比特被附加在奇偶校验1序列上，所有的奇偶 校验2的尾比特被附加在奇偶校验2序列上。
并且，本发明的Turbo编码器在进行HARQ的第一速率匹配(IstRate Matching)时，计算速率匹配参数(Rate Matching Parameter)。
并且，本发明的Turbo编码器在进行HARQ的第一速率匹配时，按照 计算上述速率匹配参数的方法来确定要去除的奇偶校验比特的位置。
由此，在本发明的Turbo编码器中，信息码序列的尾比特在进行 HARQ的第一速率匹配时不被打孔，由此，特别是在冗余度低的情况下 (许多奇偶校验比特(parity bit)被打孔(Puncture)时)，能够改善编码 器的性能。
另外，在本发明的编码器中，由于能够通过添加简单的电路来实现上 述的处理，因此能够容易地实现编码器的性能改善。当在如便携电话那样 要求严格的纠错能力的设备上安装了 Turbo编码/译码装置时，特别要求这 样的译码处理。
本发明通过设置上述的结构以及操作，可获得能够在冗余度低时(许
10多奇偶校验比特被打孔时)改善编码器的性能的效果。
图1是表示本发明一个实施例的Turbo编码器的结构的框图； 图2是表示本发明一个实施例的比特分离处理方法的图3是表示对图1所示Turbo编码器的输出进行HARQ处理的第一速 率匹配处理的一个示例的图4是表示现有的Turbo编码器的结构的框图5是表示现有的比特分离处理方法的图6是表示HSDPA中的HARQ处理流程的图7是表示HARQ处理中的第一速率匹配处理例的图。
标号说明
1第一巻积编码器
2第二巻积编码器
3交织器
4缓冲器
5比特分离部
6第一速率匹配单元
11， 21开关
12 15， 22 25运算器
16 18， 26 28延迟电路
51第一序列
52第二序列
53第三序列
具体实施例方式
下面，参考附图对本发明的实施例进行说明。图1是表示本发明一个 实施例的Turbo编码器的输出装置的结构的框图。在图1中，本发明一个 实施例的Turbo编码器的输出装置包括第一巻积编码器(1st constituent
iiencoder) 1、第二巻积编码器(2nd constituent encoder) 2、交织器(Turbo Code internal interleaves Turbo码交织器)3、缓冲器(Buffer) 4。
第一巻积编码器1以及第二巻积编码器2包括开关11、 21，运算器 (加法器)12 15、 22 25，以及延迟电路(D) 16 18、 26 28。
本发明一个实施例中的Turbo编码器通过使得末尾比特中的信息码序 列(Systematic序列，系统序列)的尾比特在进行速率匹配(Rate Matching)时不被打孔的处理来改善Turbo编码器的性能，所述末尾比特 (称为尾比特)是在信息序列的Turbo编码结束后用于将被保持于各个巻 积编码器(第一巻积编码器1以及第二巻积编码器2)中的比特恢复为零 的尾比特。所谓打孔(Puncture)是指从比特序列中以固定周期抽出比特 的处理。
在本实施例中，对通过Turbo编码器的尾比特处理进行HARQ (Hybrid Automatic Repeat reQuest)时的比牛寺分离(Bit Separation)处 理、以及第一速率匹配(1st Rate Matching)的处理方法进行说明。首先， 对本发明一个实施例的Turbo编码器的结构进行说明。
Turbo编码器具有两个巻积编码器(第一巻积编码器1以及第二巻积 编码器2)。向一个巻积编码器(第一巻积编码器1)中直接输入信息码 序列，向另一个巻积编码器(第二巻积编码器2)中输入通过交织器3对 信息码序列进行交织后的序列。
具体而言，信息序列的编码输出是信息码序列(Systematic Bits) Xk 本身、从两个巻积编码器(第一巻积编码器1以及第二巻积编码器2)输 出的冗余信息序列Zk、 Z，k。对信息码序列实施了交织处理的信息码信息 X'k不被输出。这是因为如下原因在译码侧如果能译码信息序列Xk，就 能够对该译码结果实施交织处理来得到X'k。但是，在对尾比特进行编码 时，还需要输出对尾比特实施了交织的信息X'k。
此时，为了容易地进行后面的HARQ处理，将实施交织而得的信息 X'k的末尾比特信息暂时保存在缓冲器4中。Turbo码的码速率是1/3，输 出顺序是XI、 Zl、 Z，l、 X2、 Z2、 Z，2、…、Xn、 Zn、 Z，n[这里， n=Turbo码的码块大小(Code Block Size)]。但是，当对尾比特进行编码时，通过图1中虚线所示的信号线路的路径，以Xn+1、 Zn+1、 Z'n+1、 Xn+2、 Zn+2、 Z，n+2、 Xn+3、 Zn+3、 Z，n+3、 X，n+1、 X，n+2、 X，n+3的顺 序输出。S卩，对保存在缓冲器4中的尾比特实施交织处理而得的信息X'k (在图l的例子中，X'n+1、 X'n+2、 X'n+3)被最后输出。
图2是表示本发明一个实施例的比特分离(Bit Separation)处理方法 的图。图2示出了HARQ处理时的比特分离处理。在图2中，该比特分离 处理在第一速率匹配单元(1st Rate Matching Unit) 6进行处理之前由比特 分离部5进行。在比特分离部5中进行第一序列51、第二序列52、以及 第三序列53的处理。
Turbo编码后的数据序列基本上以信息码比特(Systematic bit,系统比 特)、奇偶校验l比特(Paritylbit)、奇偶校验2比特(Parity2bit)的顺 序排列，因此，当依次进行分离时，可分离为信息码、奇偶校验1、奇偶 校验2这三个序列。其中，数据序列最后的X'尾比特信息被排列在信息码 序列的最后。
即为以下三个序列
第 一 序列(1st sequence )51:(所有的系统比特(Systematic bits) ) + (所有的系统(Systematic)尾比特);
*第二序列(2nd sequence) 52:(所有的奇偶校验1比特(Parityl bits) ) + (所有的奇偶校验l (Parityl)尾比特);
.第三序列(3rd sequence) 53:(所有的奇偶校验2比特(Parity2 bits) ) + (所有的奇偶校验2 (Parity2)尾比特)。
接着，对HARQ处理的第一速率匹配处理进行说明。在第一速率匹配 处理中，将Turbo编码后的每一 TTI (Transmission Timing Interval)的比 特数N111匹配为能够用于该HARQ处理中的虚拟IR缓冲器(Virtual IR buffer)(没有图示)的比特数N限。
'当NIR》d透过(transparent)第一速率匹配阶段(First rate matching stage)，不进行任何处理。
'当N限〈Nm时，根据下式5计算应打孔(puncture)的比特数，并进 行打孔。[公式5]
奇偶校验1比特以及奇偶校验2比特的速率匹配参数(rate matching Parameter)如下计算
(1) Set a=2 when b=2;
a=l when b=3 当进行奇偶校验1比特的打孔时，b=2 当进行奇偶校验2比特的打孔时，b=3。
(2) Set [公式6]
函数「少]:求出整数值，艮P， "「少1〈"1
函数b」求出整数值，即，y-l<b>y (3)速率匹配参数的计算 《=(ATm—丄)/3
这里，L是对尾比特实施了交织处理的信息码信息，在图1所示 Turbo编码器的情况下，L=3 (即，X，n+1、 X，n+2、 X，n+3)。
依照上述的速率匹配参数进行HARQ处理的第一速率匹配处理。在该 实施例中，与上述的现有方法一样，将来自Turbo编码器的输入比特匹配 成分配给虚拟IR缓冲器的比特数(NIR)。在HARQ处理的第二速率匹配 处理中也与上述的现有方法一样，将第一速率匹配处理后的比特数匹配成 与其TTI内的HS-DSCH (High Speed-Downlink Shared Channel)被映射到 的HS-PDSCH (High Speed Physical Downlink Shared Channel)的总比特 数。
图3是表示对图1所示Turbo编码器的输出进行HARQ处理的第一速
这里， [公式7]
14率匹配处理的一个示例的图。在图3中示出了信道编码(Channel coding) 后的比特数N^是1500比特、分配给虚拟IR缓冲器N汲为NIR=1200比特 时的HARQ处理的第一速率匹配处理例子。
Turbo编码后的数据在HARQ处理的比特分离中被分离为信息码 (Systematic)序列、奇偶校验1 (Parityl)序列、奇偶校验2 (Parity2) 序列这三个序列。此时，信息码序列由496比特的码信息和6比特的尾比 特信息构成，奇偶校验1序列以及奇偶校验2序列分别由496比特的码信 息和3比特的尾比特信息构成。
接着，在HARQ处理的第一速率匹配中，匹配成虚拟IR缓冲器的容 量Nn^1500 (打孔的仅是奇偶校验比特)。
当以上述的方法计算第一速率匹配参数时，
AA^ =1200-1500 = -300 《=(1500-3)/3 = 499
从而奇偶校验1的速率匹配参数为如下所示 e, ,=499
e卢=2x499 = 998 eminitt=2x|A^| = 2xl50 = 300
并且，奇偶校验2的速率匹配参数为如下所示 e, ,=499
emin> =|A^| = 150
根据上述的速率匹配参数来确定奇偶校验1以及奇偶校验2的去除比 特的位置。
这样，在本实施例中，通过信息码序列的尾比特在HARQ处理的第一 速率匹配时不被打孔，特别是在冗余度低的情况下(许多奇偶校验比特被 打孔时)，能够改善编码器的性能。
另外，在本实施例中，由于能够通过添加简单的电路来实现编码器的 性能改善，因此能够容易地实现编码器的性能改善。当在如便携式电话这 样要求严格的纠错能力的设备上安装了 Turbo编码/译码装置时，特别要求 这样的译码处理。
15另外，如上所述，通过示例性的实施方式以及使用方法公开了本发 明，但可在不脱离本发明的范围内对这些实施方式以及使用方法做出很多 替代例、改变例、以及变形例。例如，本发明的尾比特处理及其后的速率
匹配处理是在假定为安装有W-CDMA (Wideband-Code Division Multiple Access)中的HSDPA (High Speed Downlink Packet Access)功能的无线通 信系统的情况下进行的，但是也可应用于所有利用了 Turbo编码的无线通 信系统。
本申请要求以2006年5月17日申请的日本专利申请特愿2006-137145号为基础的优先权，其中公开的所有内容都将包含在本申请中。
权利要求
1. 一种Turbo编码器，依次输出作为信息序列的编码输出的信息码序列、第一冗余信息序列以及第二冗余信息序列，其中，所述信息码序列是将所述信息序列编码后的序列，所述第一冗余信息序列是从输入所述信息码序列的第一卷积编码器输出的序列，所述第二冗余信息序列是从输入对所述信息码序列进行交织后的序列的第二卷积编码器输出的序列，所述Turbo编码器的特征在于，具有保持单元，保持对所述信息码序列进行交织后的序列，将尾比特附加在所述编码输出的最后，其中所述尾比特是保持于所述保持单元内的所述进行交织后的序列中用于将保持在所述第一卷积编码器以及第二卷积编码器中的比特恢复为零的末尾比特。
2. 如权利要求1所述的Turbo编码器，其特征在于， 在分别输出所述信息编码序列、所述第一冗余信息序列、所述第二冗余信息序列之后，输出保持于所述保持单元内的所述进行交织后的序列中 的尾比特。
3. 如权利要求l或2所述的Turbo编码器，其特征在于， 在对所述编码输出进行的比特分离处理中，将所述进行交织后的序列中的尾比特全部附加在所述信息编码序列上，将所述第一冗余信息序列中 的尾比特全部附加在所述第一冗余信息序列上，将所述第二冗余信息序列 中的尾比特全部附加在所述第二冗余信息序列上。
4. 如权利要求1至3中任一项所述的Turbo编码器，其特征在于， 当对所述编码输出进行第一速率匹配处理时，在其速率匹配参数的计算中使用对所述尾比特实施交织所得的信息。
5. 如权利要求4所述的Turbo编码器，其特征在于， 通过速率匹配参数来确定所述第一以及第二冗余信息序列的去除位置，所述速率匹配参数是使用对所述尾比特实施交织所得的信息而算出 的。
6. —种用于Turbo编码器的HARQ ( Hybrid Automatic RepeatreQuest)处理方法，所述Turbo编码器依次输出作为信息序列的编码输出 的信息码序列、第一冗余信息序列以及第二冗余信息序列，其中，所述信 息码序列是将所述信息序列编码后的序列，所述第一冗余信息序列是从输 入所述信息码序列的第一巻积编码器输出的第一冗余信息序列，所述第二 冗余信息序列是从输入对所述信息码序列进行交织后的序列的第二巻积编 码器输出的序列，所述HARQ处理方法的特征在于，将尾比特附加在所述编码输出的最后，其中所述尾比特是对所述信息 编码序列进行交织后的序列中用于将保持在所述第一巻积编码器以及第二 巻积编码器中的比特恢复为零的末尾比特。
7. 如权利要求6所述的HARQ处理方法，其特征在于， 在分别输出所述信息编码序列、所述第一冗余信息序列、所述第二冗余信息序列之后，输出所述进行交织后的序列中的尾比特。
8. 如权利要求6或7所述的HARQ处理方法，其特征在于， 在对所述编码输出进行的比特分离处理中，将所述进行交织后的序列中的尾比特全部附加在所述信息编码序列上，将所述第一冗余信息序列中 的尾比特全部附加在所述第一冗余信息序列上，将所述第二冗余信息序列 中的尾比特全部附加在所述第二冗余信息序列上。
9. 如权利要求6至8中任一项所述的HARQ处理方法，其特征在于， 在对所述编码输出进行第一速率匹配处理时，在其速率匹配参数的计算中使用对所述尾比特实施交织所得的信息。
10. 如权利要求9所述的HARQ处理方法，其特征在于， 通过速率匹配参数来确定所述第一以及第二冗余信息序列的去除位置，所述速率匹配参数是使用对所述尾比特实施交织所得的信息而算出 的。
全文摘要
提供一种可在冗余度低时改善编码器性能的Turbo编码器。Turbo编码器的输出装置的第一卷积编码器(1)直接输入信息码序列Xk，并输出冗余信息序列Zk。第二卷积编码器(2)输入由交织器(3)对信息码序列进行交织后的信息码信息X’k，并输出冗余信息序列Z’k。缓冲器(4)保持由交织器(3)对信息码序列进行交织后的信息码信息X’k。由此，从Turbo编码器的输出装置依次输出信息码序列Xk、冗余信息序列Zk、Z’k、以及保持在缓冲器(4)中的信息码信息X’k。
文档编号H03M13/29GK101449467SQ20078001796
公开日2009年6月3日 申请日期2007年5月17日 优先权日2006年5月17日
发明者华 林 申请人:日本电气株式会社