专利名称：宽动态范围低压差线性稳压器的制作方法
技术领域：
本发明属于稳压器电路技术领域，特别涉及一种宽动态范围低压差线性稳 压器。
背景技术：
当前对高性能供电电路的需求使得稳压器设备持续发展。许多低压产品，
诸如笔记本电脑、手机、移动DVD、 MP3、 MP4、照相机等采用移动电池的设备， 都需使用低压差(LD0)稳压器。这些便携式电子设备通常需要低压降和小静态 电流来增加电池的功效和寿命。
通常，LDO稳压器提供特定的直流稳定电压，该电压的输入与输出间的电压 差较小。LD0稳压器常用于给电路提供所需电源。LD0稳压器通常是误差放人器、 驱动元件两个元件串联连接。误差放大器连接到LD0稳压器的一个输入端，驱 动元件连接到LD0稳压器的一个输出端，从而驱动元件能够驱动外部负载。通 常还提供反馈电路给LD0稳压器，通过分压器将分压的输出电压反馈到误差放 大器。LDO稳压器还包括有补偿电路，该补偿电路提供密勒补偿从而提高LDO稳 压器的稳定性。
如今低压差线性稳压器越来越广泛地用于各种电子设备中，而随着低压差 线性稳压器的广泛应用，不论是在设计上，还是在工业生产中，我们对低压差 线性稳压器的要求越来越高。稳压器的负载范围、响应速度、稳定性等指标都 要求我们达到。为了使低压差线性稳压器的适用范围更广，其输出电压范围也是一个至关重要的指标。另外，随着电子产品的高速发展，需要的供电电压越 来越低，这对低压差线性稳压器提出了可输出较低电压的要求。
一般低压差线性稳压器中误差放大器的输入端为NM0S晶体管差分对。若要 NM0S晶体管工作在饱和区，则Vds大于(Vgs-Vth)且Vgs大于Vth。当误差放大 器输入端的预置参考电压太小(Vgs小于Vth)时，晶体管工作在截止区，导致 低压差线性稳压器不能正常工作。也就是说采用應OS晶体管作为误差放大器输 入端的低压差线性稳压器，在电子设备所需供电电压过低(几百毫伏)的场合 不能使用。如果低压差线性稳压器中误差放人器的输入端为PM0S晶体管差分对， 若要PM0S晶体管工作在饱和区，则I Vds I大于(Vsg-Vth)且Vsg大于Vth。当 误差放大器输入端的预置参考电压太大(Vsg小于Vth)时，晶体管工作在截止 区，导致低压差线性稳压器不能正常工作。也就是说采用PM0S晶体管作为误差 放大器输入端的低压差线性稳压器，在电子设备所需供电电压过高(接近电源 电压)的场合不能使用。当反馈电路为全反馈时，单独采用PM0S晶体管作为低 压差稳压器的误差放大器，很难满足低压差特性要求。低压差线性稳压器输出 电压范围(实现低电压输出、高电压输出和低压差的综合要求)不足，不论在 设计上，还是在工业生产中，都要求其改进。
发明内容
本发明目的在于提供一种可克服上述缺点，可以从稳压器地电压到稳压器 电源电压的宽输出电压范围的低压差线性稳压器。
本发明的技术方案为 一种宽动态范围低压差线性稳压器，由误差放大器、 动态偏置电路、驱动元件、反馈电路以及补偿电路组成，所述误差放大器采用 轨至轨误差放大器；误差放大器设有预置电压输入端和反馈电压输入端，误差
放大器的输出端连接动态偏置电路的输入端，动态偏置电路的输出端连接驱动
元件的输入端，驱动元件的驱动输出端连接反馈电路，反馈电路分压所得反馈
电压输送至误差放大器的反馈电压输入端；驱动元件接收来自动态偏置电路的
信号，根据该信号控制输出电压；补偿电路的一端连接在驱动元件的输出端， 另一端与误差放大器相连接。
而且，所述误差放大器采用轨至轨折叠共源共栅运算跨导放大器结构，即 由输入电路、第一电路加法器和第二电路加法器组成，
所述输入电路包括由第一差分放大器电路和第二差分放大器电路、第一电 流源、第二电流源，第一电流源耦接到地电压GNDA，并输出电流到第一差分放 大器电路，第二电流源耦接到电源电压VDDA，并输出电流到第二差分放大器电 路；所述第一差分放大器电路包括第一输入丽0S晶体管MN1A和第二输入麵0S 晶体管MN1B，第一输入醒0S晶体管丽1A和第二输入画0S晶体管MN1B的源极 相连;所述第二差分放大器电路包括第一输入PM0S晶体管MP1A和第二输入PM0S 晶体管MP1B，第一输入PM0S晶体管MP1A和第二输入PM0S晶体管MP1B的源极 相连；反馈电压接入第一输入丽0S晶体管MN1A和第一输入PM0S晶体管MP1A 的栅极，预置电压接入第二输入NM0S晶体管MN1B和第二输入PM0S晶体管MP1B 的栅极；第一输入PM0S晶体管MP1A的漏极电流输出到第一差分输出端IN1，第 二输入PM0S晶体管MP1B的漏极电流输出到第二差分输出端IN2，第一输入丽0S 晶体管丽1A的漏极电流输出到第三差分输出端IP1，第二输入醒OS晶体管顧1B 的漏极电流输出到第四差分输出端工P2;
所述第一电路加法器包括第一电流镜PMOS晶体管MP2A、第二电流镜PMOS晶 体管MP2B、第一共栅PMOS晶体管MP3A和第二共栅PMOS晶体管MP3B;第一电流镜PM0S晶体管MP2A的源极连接在电源电压VDDA，漏极连接到第一差分输出 端IN1，栅极连接到第一节点Nl;第二电流镜PM0S晶体管MP2B的源极连接在 电源电压VDDA，漏极连接到第二差分输出端IN2,栅极连接到第一节点N1;第 一共栅PM0S晶体管MP3A源极连接到第一差分输出端IN1，漏极连接到第一节点 Nl，栅极输出为第三偏压Vbias3;第二共栅PM0S晶体管MP3B的源极连接到第 二差分输出端IN2，漏极连接到误差放大器的输出端，栅极输出为第三偏压 Vbias3;
所述第二电路加法器包括第一电流镜NM0S晶休管MN3A、第二电流镜NMOS晶 体管MN3B、第一共栅腦0S晶体管MN2A和第二共栅丽0S晶体管MN2B;第一电 流镜丽0S晶体管MN3A的源极连接在地电压GNDA，漏极连接到第三差分输出端 IP1，栅极输出为第五偏压Vbias5;第二电流镜NMOS晶体管MN3B的源极连接在 地电压GNDA，漏极连接到第四差分输出端IP2，栅极输出为第五偏压Vbias5; 第一共栅醒0S晶体管MN2A的源极连接到第三差分输出端IP1，漏极连接到第一 节点N1，栅极输出为第四偏压Vbias4;第二共栅丽0S晶体管MN2B的源极连接 到第四差分输出端IP2，漏极连接到误差放大器的输出端，栅极输出为第四偏压 Vbias4。
而且，所述动态偏置电路由射极跟随电路和电流感应电路构成，电流感应 电路的输入端连接到驱动元件，电流感应电路的输出端连接到射极跟随电路的 输出端；所述射极跟随电路采用PMOS晶体管MPSF，其栅极连接到误差放大器的 输山端，源极连接到驱动元件，漏极连接到地电压GNDA。
而且，所述驱动元件包括有第一驱动PMOS晶体管MP0UT，第一驱动PMOS晶 体管MP0UT的栅极连接动态偏置电路的输出端，源极连接到电源电压VDDA，漏
极提供驱动输出。
而且，所述反馈电路包括有第一反馈电阻R1和第二反馈电阻R2，第一反馈 电阻Rl连接到所述第一驱动PM0S晶体管MP0UT的漏极和所述误差放大器的反 馈电压输入端之间，第二反馈电阻R2连接到地电压GNDA和所述误差放大器的 反馈电压输入端之间。
而且，所述反馈电路采用外置结构，第一反馈电阻R1采用可调电阻。 而且，所述补偿电路所述补偿电路包括有第一补偿电容器C1和第二补偿电 容器C2，第一补偿电容器Cl连接于第一驱动PM0S晶体管MP0UT的漏极和第二 电流镜PM0S晶体管MP2B的漏极之间；第二补偿电容器C2连接于第一驱动PM0S 晶体管MP0UT的漏极和第二共栅NM0S晶体管隨2B的漏极之间。
本发明提供一种轨至轨的宽动态范围低压差稳压器，可满足预置基准电压 达到从地电压到近电源电压的范围，输出电压分压送回到误差放大器的电压也 可以达到从地电压到接近电源电压的范围。并且为了充分体现这种变压性能， 本发明将反馈电路外置，由此反馈电压与输出电压之比可以人为灵活控制，从 而可以方便地使输出电压达到从地电压到接近电源电压的仟意值。
图1所示为本发明的结构示意图2所示为本发明实施例的误差放大器电路图3所示为本发明实施例的轨至轨低压差线性稳压器电路图4所示为本发明实施例的开环频率响应图5所不为本发明实施例的直流特性曲线图6所示为本发明实施例的负载瞬态响应图。
具体实施例方式
参见附图1 3，以下结合附图和实施例详细说明本发明技术方案
木发明提供的宽动态范围低压差线性稳压器由误差放大器110、动态偏置电 路120、驱动元件130、反馈电路140以及补偿电路150组成，所述误差放大器 110采用轨至轨误差放大器；误差放大器110设有预置电压输入端和反馈电压输 入端，误差放大器110的输出端EAOUT连接动态偏置电路120的输入端，动态 偏置电路120的输出端连接驱动元件130的输入端，驱动元件130的驱动输出 端OUT连接反馈电路140，反馈电路140分压所得反馈电压输送至误差放大器 110的反馈电压输入端；驱动元件130接收来自动态偏置电路120的信号，根据 该信号控制输出电压；补偿电路150的一端连接在驱动元件130的输出端，另 一端与误差放大器110相连接。
轨至轨输入的误差放大器110能够放大两个输入信号(幅度允许范围地 电压GNDA至接近电源电压VDDA)的差值，在输出端输出放大值。图中所示第一 输入信号INP，即是一个预置参考电压，提供给误差放大器的预置电压输入端； 第二输入信号INN，即是从外置反馈电路140接收的反馈电压，提供给误差放大 器的反馈电压输入端。第一输入信号INP减去第二输入信号INN得到差值，经 误差放大器110输出给驱动元件130。误差放大器110输出端连接到动态偏置电 路120，能够增加驱动元件130的转换速率从而使得低压差线性稳压器在短时间 内提供稳定电压，因此可以提高驱动元件130的瞬态响应速度并延长电池寿命。 驱动元件130由误差放大器110的输出电压驱动以所需的输出电流，经驱动输 出端为外部负载提供输出电压。当外部负载变化时，驱动元件130可以在其驱 动输出端OUT产生稳定输出电压，反馈电路140按一定比例将输出电压分压。被分压的电压，例如反馈电压，反馈给误差放大器110。补偿电路150根据外部负 载的各种情况进行频率补偿，提高系统稳定性，从而实现低压差线性稳压器的 输出电压保持稳定。
本发明实施例提供的误差放大器采用轨至轨折叠共源共栅运算跨导放大器 结构，采用宽摆幅的轨至轨折叠共源共栅运算跨导放大器结构能够良好地支持
线性稳压输出。这种结构可以由输入电路IO、第一电路加法器20和第—电路加 法器30三部分实现。
输入电路10使得误差放大器能够执行轨至轨操作。也就是说，输入电路IO 的输入公共模式电压范围可以是在电源电压轨和地电压轨之间的全部范围。所 述输入电路10包括由第一差分放大器电路11和第二差分放大器电路12、第一 电流源Il、第二电流源I2，第一电流源I1耦接到地电压GNDA，并输出电流到 第一差分放大器电路11，第二电流源12耦接到电源电压VDDA，并输出电流到 第二差分放大器电路12;所述第一差分放大器电路11包括第一输入丽OS晶体 管丽1A和第二输入丽OS晶体管画1B，第一输入丽OS晶体管MN1A和第二输入 画OS晶体管MN1B的源极相连；所述第二差分放大器电路12包括第一输入PMOS 晶体管MP1A和第二输入PMOS晶体管MP1B，第一输入PMOS晶体管MP1A和第二 输入PMOS晶体管MP1B的源极相连；反馈电压接入第一输入丽OS晶体管顧1A 和第输入PMOS晶体管MP1A的栅极，预置电压接入第二输入NMOS晶体管丽1B 和第二输入PMOS晶体管MP1B的栅极；第一输入PMOS晶体管MP1A的漏极电流 输出到第一差分输出端IN1，第二输入PMOS晶体管MP1B的漏极电流输出到第二 差分输出端IN2，第一输入NMOS晶体管顯1A的漏极电流输出到第三差分输出端 IP1，第二输入薩OS晶体管MN1B的漏极电流输出到第四差分输出端IP2。第一
差分放大器电路11用于将预置电压和反馈电压之间的电压差转换为电流，并且 将转换的电流输出到第一差分输出端TN1和第二差分输出端IN2。第二差分放大
器电路12用于将预置电压和反馈电压之间的电压差转换为电流，并且将转换的 电流输出到第三差分输出端IP1和第四差分输出端TP2。
所述第一电路加法器20包括第一电流镜PMOS晶体管MP2A、第二电流镜PMOS 晶体管MP2B、第一共栅PMOS晶体管MP3A和第二共栅PMOS晶体管MP3B;第一 电流镜PMOS晶体管MP2A的源极连接在电源电压VDDA，漏极连接到第.差分输 出端IN1，栅极连接到第一节点N1;第二电流镜PMOS晶体管MP2B的源极连接 在电源电压VDDA,漏极连接到第二差分输出端IN2，栅极连接到第一节点N1; 第一共栅PMOS晶体管MP3A源极连接到第一差分输出端IN1，漏极连接到第一节 点Nl，栅极输出为第三偏压Vbias3;第二共栅PMOS晶体管MP3B的源极连接到 第二差分输出端IN2，漏极连接到误差放大器110的输出端EA0UT，栅极输出为 第三偏压Vbias3。
所述第二电路加法器30包括第一电流镜醒OS晶体管丽3A、第二电流镜丽OS 晶体管MN3B、第一共栅画OS晶体管丽2A和第二共栅醒OS晶体管丽2B;第一 电流镜丽OS晶体管MN3A的源极连接在地电压GNDA，漏极连接到第三差分输出 端IP1，栅极输出为第五偏压Vbias5;第二电流镜丽OS晶体管丽3B的源极连 接在地电压GNDA，漏极连接到第四差分输出端IP2，栅极输出为第五偏压Vbias5; 第一共栅NMOS晶体管MN2A的源极连接到第三差分输出端IP1，漏极连接到第一 节点N1，栅极输出为第四偏压Vbias4;第二共栅醒OS晶体管丽2B的源极连接 到第四差分输出端IP2，漏极连接到误差放大器110的输出端EAOUT，栅极输出 为第四偏压Vbias4。
图2提供的实施例电路图上所标出的第一至第五偏压Vbias广5是电流源电
路，用来为主电路中的偏置电流源提供稳定合理的栅极电压。这些偏压可以为
相应MOS器件提供正确的栅极电压，从而使相应MOS器件构成的电流源有稳定 准确的电流提供给主工作电路。本发明实施例还在电源电压VDDA、地电压GNDA、 偏置电流源IBP到误差放大器的电路之间放置了一些为主电路提供外加偏置电 流的前置晶体管器件，详情可见附图3，具体连接关系本发明不予赘述。
本发明还提供了动态偏置电路120的进一部技术方案所述动态偏置电路 由射极跟随电路和电流感应电路构成，电流感应电路的输入端连接到驱动元件 130，电流感应电路的输出端连接到射极跟随电路的输出端；所述射极跟随电路 采用PMOS晶体管MPSF，其栅极连接到误差放大器110的输出端EA0UT，源极连 接到驱动元件130,漏极连接到地电压GNDA。具体实施时，电流感应电路可由 PMOS晶体管MPDECO、 MPDEC1、 MPDEC2和NMOS晶体管MNDEC1、 MNDEC2构成，参 见附图3，第一电流感应PMOS晶体管MPDEC0的源极连接到电源电压VDDA，漏极 连接到第二电流感应画OS晶体管丽DEC1的漏极，栅极连接到第一驱动PMOS晶 体管MPOUT的栅极；第二电流感应腿OS晶体管MNDEC1的源极连接到地电压GNDA, 漏极连接到第一电流感应PMOS晶体管MPDEC0的漏极，栅极连接到第三电流感 应NMOS晶体管MNDEC2的栅极同时连接到其自身的漏极；第三电流感应NMOS晶 休管MNDEC2的源极连接到地电压GNDA，漏极连接到第四电流感应PMOS晶体管 MPDEC1的漏极，栅极连接到第二电流感应醒OS晶体管MNDEC1的栅极；第四电 流感应PMOS晶体管MPDEC1的源极连接到电源电压VDDA，漏极连接到第三电流 感应歷OS晶体管腦DEC2的漏极，栅极连接到第五电流感应PMOS晶体管MPDEC2 的栅极并连接到其自身的漏极；第五电流感应PMOS晶体管MTOEC2的源极连接
到电源电压VDDA，漏极连接到PMOS晶体管MPSF的源极，栅极连接到第四电流 感应PMOS晶体管MPDEC1的栅极。
驱动元件130的具体实现非常简单，可以采用第一驱动PMOS晶体管MPOUT, 第一驱动PMOS晶体管MPOUT的栅极连接动态偏置电路120的输出端，源极连接 到电源电压VDDA，漏极提供驱动输出端OUT。本发明实施例中，第一驱动PMOS 晶体管MPOUT的栅极则是与动态偏置电路120中MPDECO的栅极、MPSF的源极相 连。
本发明还提供了反馈电路140的具体设计反馈电路140包括有第一反馈 电阻Rl和第二反馈电阻R2,第一反馈电阻Rl连接到所述第一驱动PMOS晶体管 MPOUT的漏极和所述误差放大器110的反馈电压输入端之间，第二反馈电阻R2 连接到地电压GNDA和所述误差放大器110的反馈电压输入端之间。现有技术屮 的稳压器电路都包括内置反馈电路，将输出电压分压后送回到其误差放大器的 输入端。而本发明提出了改进方案所述反馈电路140采用外置结构，第一反 馈电阻R1采用可调电阻。因为要实现误差放大器的轨至轨电压输入，实现LDO 稳压器输出端地电压到电源电压输出，反馈电路外置以便提供人工操作是种更 为合理的方式。
木发明实施例的补偿电路150采用了两条电路，包括有第一补偿电容器Cl 和第二补偿电容器C2，第一补偿电容器Cl连接于第一驱动PMOS晶休管MPOUT 的漏极和第二电流镜PMOS晶体管MP2B的漏极之间；第二补偿电容器C2连接于 第一驱动PMOS晶体管MPOUT的漏极和第二共栅醒OS晶体管丽2B的漏极之间。
为了进一步说明本发明的系统稳定效果，本发明实施例用Hspice软件对图 3所示电路的开环频率响应进行了仿真。预置电压输入端采用一直流电压为2. 5V
交流电压为1V的电压源，反馈电压输入端连接一大电容接地，连接一大电感到
驱动元件130的输出端0UT，输出负载为50欧电阻与10UF电容并联连接，负载 电容的等效串联电阻为1欧。图4为本发明轨至轨低压差线性稳压器电路的开 环频率响应图。其中，左标尺代表相位，单位是度；右标尺代表幅度，单位是 分贝；下标尺代表频率，单位是赫兹。图4中，点线为相频曲线，叉线为幅频 曲线。分析该图可知首先，从该频率响应的曲线图可以很明显地看到，该系 统不存在右半平面的极点；其次，在0dB时系统的相位偏移为100度左右，相 应的相位裕度达到了 86度(180度-94度)，大于要求的45度。在没有右半平面 的极点、相位裕度满足条件的情况下，很明显，这样的系统是非常稳定的。
为了进一歩说明本发明的轨至轨输入输出效果，本发明实施例用Hspice软 件对图3所示电路的直流特性进行了仿真。预置电压输入端连接到直流电压源， 在进行直流特性分析时，直流电压源电压从-lV扫描到+6V;反馈电压输入端直 接耦接到输出端OUT;电源电压VDDA为+5V;输出负载为50欧姆电阻与10uF电 容并联连接，负载电容的等效串联电阻为1欧姆。图5所示为本发明轨至轨低 压差线性稳压器电路的直流特性曲线图。其中，左标尺代表输入电压，单位是 伏特；下坐标代表输出电压，单位是伏特。图中，点线是输入基准电压的变化 轨迹，叉线是输出电压的变化轨迹。分析该图可知在输入基准电压从-1V变化 到+6V的情况下，输出电压在负载电流较大时，仍可从地电压GNDA跟踪到4.9V 左右，接近电源电压VDDA (+5V)。
为了进一步说明本发明的瞬态响应效果，本发明实施例用Hspice软件对图3 所示电路的负载瞬态特性进行了仿真。预置电压输入端耦接到直流电压源，反 馈电压输入端直接耦接到输出端OUT，负载为电流可变的直流电流源与lOuF电
容并行连接，电流源参数设定为 timel:0s 0. OA; time2:30us 0.0A;time3:30. OOlus 50mA;time4:70us 50mA;time5:70. OOlus 0A;time6:90us 0A。图6所示为本发明轨至轨低压差线性稳压器电路的负载瞬态响应图。其中， 左坐标代表电压，单位是伏特；下坐标代表时间，单位是微秒。图中，点线是 负载瞬态响应曲线。分析该图可知下冲电压表示输出电压OUT下降，轨至轨 低压差线性稳压器300能够迅速稳定输出电压OUT的变化，最终输出电压OUT 能够在较短时间内保持稳定值；相反的，由于外部负载变化当输出电压OUT上 冲时，LDO稳压器300迅速减小输出端OUT的输出电压上冲，LD0稳压器300在 较短时间内将输出电压值迅速稳定到另一个稳定值。
特别指出的是，对本发明的电路构成作等同替换的情况，都应当落入本发 明所要求保护的技术方案范围内。
权利要求
1.一种宽动态范围低压差线性稳压器，其特征在于由误差放大器、动态偏置电路、驱动元件、反馈电路以及补偿电路组成，所述误差放大器采用轨至轨误差放大器；误差放大器设有预置电压输入端和反馈电压输入端，误差放大器的输出端连接动态偏置电路的输入端，动态偏置电路的输出端连接驱动元件的输入端，驱动元件的驱动输出端连接反馈电路，反馈电路分压所得反馈电压输送至误差放大器的反馈电压输入端；驱动元件接收来自动态偏置电路的信号，根据该信号控制输出电压；补偿电路的一端连接在驱动元件的输出端，另一端与误差放大器相连接。
2. 根据权利要求1所述的宽动态范围低压差线性稳压器，其特征在于所述误 差放大器采用轨至轨折叠共源共栅运算跨导放大器结构，即由输入电路、第一 电路加法器和第二电路加法器组成，所述输入电路包括由第一差分放大器电路和第二差分放大器电路、第一电 流源、第二电流源，第一电流源耦接到地电压GNDA，并输出电流到第一差分放 大器电路，第二电流源耦接到电源电压VDDA，并输出电流到第二差分放大器电 路；所述第一差分放大器电路包括第一输入NM0S晶体管廳1A和第二输入丽0S 晶体管丽1B，第一输入NM0S晶体管画1A和第二输入丽OS晶体管丽1B的源极 相连;所述第二差分放大器电路包括第一输入PM0S晶体管MP1A和第二输入PMOS 晶体管MP1B，第一输入PM0S晶体管MP1A和第二输入PM0S晶体管MP1B的源极 相连；反馈电压接入第一输入丽0S晶体管丽1A和第'输入PM0S晶体管MP1A 的栅极，预置电压接入第二输入醒0S晶体管MN1B和第二输入PM0S晶体管MP1B 的栅极；第一输入PM0S晶体管MP1A的漏极电流输出到第一差分输出端IN1，第 二输入PM0S晶体管MP1B的漏极电流输出到第二差分输出端頂2，第一输入丽0S 晶体管丽1A的漏极电流输出到第三差分输出端IP1，第二输入醒OS晶体管隨1B 的漏极电流输出到第四差分输出端IP2;所述第一电路加法器包括第一电流镜PMOS晶体管MP2A、第二电流镜PMOS晶 体管MP2B、第一共栅PMOS晶体管MP3A和第二共栅PMOS晶体管MP3B;第一电 流镜PMOS晶体管MP2A的源极连接在电源电压VDDA，漏极连接到第一差分输出 端IN1，栅极连接到第一节点N1;第二电流镜PMOS晶体管MP2B的源极连接在 电源电压VDDA，漏极连接到第二差分输出端頂2，栅极连接到第.节点Nl;第 一共栅PMOS晶体管MP3A源极连接到第一差分输出端IN1，漏极连接到第一节点 Nl，栅极输出为第三偏压Vbias3;第二共栅PMOS晶体管MP3B的源极连接到第 二差分输出端IN2，漏极连接到误差放大器的输出端，栅极输出为第三偏压 Vbias3;所述第二电路加法器包括第一电流镜丽OS晶体管MN3A、第二电流镜丽OS晶 体管丽3B、第一共栅NMOS晶体管MN2A和第—共栅NMOS晶体管MN2B;第一电 流镜丽OS晶体管丽3A的源极连接在地电压GNDA，漏极连接到第三差分输出端 IP1，栅极输出为第五偏压Vbias5;第二电流镜醒OS晶体管MN3B的源极连接在 地电压GNDA，漏极连接到第四差分输出端IP2，栅极输出为第五偏压Vbias5; 第一共栅醒OS晶体管MN2A的源极连接到第三差分输出端IP1，漏极连接到第一 节点N1，栅极输出为第四偏压Vbias4;第二共栅雨OS晶体管廳2B的源极连接 到第四差分输出端IP2，漏极连接到误差放大器的输出端，栅极输出为第四偏压 Vbias4。
3. 根据权利要求2所述的宽动态范围低压差线性稳压器，其特征在于所述动 态偏置电路由射极跟随电路和电流感应电路构成，电流感应电路的输入端连接 到驱动元件，电流感应电路的输出端连接到射极跟随电路的输出端；所述射极 跟随电路采用PMOS晶体管MPSF，其栅极连接到误差放大器的输出端，源极连接 到驱动元件，漏极连接到地电压GNDA。
4. 根据权利要求2或3所述的宽动态范围低压差线性稳压器，其特征在于所 述驱动元件包括有第一驱动PM0S晶体管MP0UT，第一驱动PMOS晶体管MP0UT的 栅极连接动态偏置电路的输出端，源极连接到电源电压VDDA，漏极提供驱动输 出端。
5. 根据权利要求4所述的宽动态范围低压差线性稳压器，其特征在于所述反 馈电路包括有第一反馈电阻Rl和第二反馈电阻R2，第一反馈电阻Rl连接到所 述第一驱动PM0S晶体管MP0UT的漏极和所述误差放大器的反馈电压输入端之 间，第二反馈电阻R2连接到地电压GNDA和所述误差放大器的反馈电压输入端 之间。
6. 根据权利要求5所述的宽动态范围低压差线性稳压器，其特征在于所述反 馈电路采用外置结构，第一反馈电阻R1采用可调电阻。
7. 根据权利要求5或6所述的宽动态范围低压差线性稳压器，其特征在于所 述补偿电路所述补偿电路包括有第一补偿电容器Cl和第二补偿电容器C2，第一 补偿电容器Cl连接于第一驱动PM0S晶体管MP0UT的漏极和第二电流镜PM0S晶 体管MP2B的漏极之间；第二补偿电容器C2连接于第一驱动PM0S晶体管MP0UT 的漏极和第二共栅丽0S晶体管丽2B的漏极之间。
8. 根据权利要求4所述的宽动态范围低压差线性稳压器，其特征在于所述补 偿电路所述补偿电路包括有第一补偿电容器C1和第二补偿电容器C2，第一补偿电容器Cl连接于第一驱动PM0S晶体管MP0UT的漏极和第二电流镜PM0S晶体管 MP2B的漏极之间；第二补偿电容器C2连接于第一驱动PMOS晶体管MPOUT的漏 极和第二共栅丽OS晶体管丽2B的漏极之间。
全文摘要
本发明的宽动态范围低压差线性稳压器，由轨至轨误差放大器、动态偏置电路、驱动元件、反馈电路以及补偿电路组成；误差放大器设有预置电压输入端和反馈电压输入端，误差放大器的输出端连接动态偏置电路的输入端，动态偏置电路的输出端连接驱动元件的输入端，驱动元件的驱动输出端连接反馈电路，反馈电压输送至误差放大器的反馈电压输入端；驱动元件接收来自动态偏置电路的信号，根据该信号控制输出电压；补偿电路的一端连接在驱动元件的输出端，另一端与误差放大器相连接。轨至轨的误差放大器扩大了线性稳压器基准电压和输出电压的可用范围；并且动态偏置电路提高了驱动元件的瞬态响应速度，延长电池寿命；外置反馈电路提供了控制电压输出的便利。
文档编号H03F3/45GK101364119SQ200810048310
公开日2009年2月11日 申请日期2008年7月7日 优先权日2008年7月7日
发明者刘经南, 张提升, 江金光 申请人:武汉大学