时序控制电路及具有所述电路的电视机的制作方法

专利名称：时序控制电路及具有所述电路的电视机的制作方法
技术领域：
本实用新型属于电源电路技术领域，具体地说，是涉及一种可保证多路电 源上电、掉电的先后顺序以及时间间隔的控制电路以及具有该时序控制电路的
电视机。
背景技术：
在现有的电视机系统中一般都包括电源板、信号板、逻辑板和显示屏。其 中，电源板上的供电电源系统可以输出多种类型的供电电源，以实现对信号板、
逻辑板、显示屏的供电。具体来讲，电源板输出的15V、 A5V、 12V供电电源为 信号板供电，M5V的供电电源为逻辑板供电，VS(为显示屏的X、 Y驱动板供电)、 VA (为显示屏的寻址电路板供电)的供电电源为显示屏供电。在电视机实际运 行过程中，根据显示屏的要求，要等到M5V供电电源为逻辑板供电至稳定工作 一段时间后才能让VS、 VA供电电源为显示屏供电，比如1. 2秒 5秒，所需要 的具体时间根据显示屏的不同而有所不同，否则可能会出现烧屏或者损坏元器
件的现象。
例如当需要实现图1所示的时序要求时，目前最常用的方法是首先使用 图2所示的电路结构进行硬件保证，然后再采用软件编程的方法对上电间隔时 间Ton和掉电间隔时间Toff进行软件控制，即由编程决定时序先后以及间隔时 间，以防止因为时序错乱而引发设备误动作或者被破坏。
图1、图2中，RL-0N、 VS—0N为CPU向电源板输出的两路控制信号，其高 低电平状态由软件控制；其中，RL-0N控制15V、 A5V、 12V、 M5V供电电源的工 作时序，VS-0N控制VS、 VA供电电源的工作时序。在电视i/L交流开机上电和待机启动时，通常需要按照Ton时间要求向电源^反分别发出高电平RL-0N和VS-0N 控制信号，以控制后续信号板、逻辑板和显示屏依次上电；在交流关机和进入 待机状态时，则需要按照Toff时间要求分别将两个控制信号变为低电平，以此 来控制后续信号板、逻辑板和显示屏依次掉电。
但是，上述软件控制方法在控制芯片(比如图2中的CPU)受到干扰或者 被损坏的情况下就会失效。也就是说，如果控制芯片损坏了，则上电时序就会 错乱，这势必将造成显示屏不能正常工作甚至损坏。

实用新型内容
本实用新型为了解决现有釆用软件编程方法对电源上电时序进行控制可靠 性低的问题，提供了 一种通过硬件电路实现对电源上电时序进行控制的技术， 在软件失效、突然掉电等特殊情况发生时，能有效地保证控制信号时序的正确 性，确保后端系统不因误动作而引起损坏。
为解决上述技术问题，本实用新型采用以下技术方案予以实现 一种时序控制电路，包括N路开关电路、N路储能电容和N路时序信号输 出端，N为自然数；其中，第N路开关电路的开关通路一端连接直流电源，另 一端一方面连接第N路储能电容的正极，并与第N路时序信号输出端相连接， 另一方面连接后一路开关电路的控制端，而第一路开关电路的控制端则接收主 控制信号。
为了对输出的时序控制信号的波形进行整形，在所述时序控制电路中还包 含有N路比较器，其中，第N路储能电容的正极连接第N路比较器的其中一路 输入端，所述比较器的另一路输入端连接参考电压，输出端连接第N路时序信 号输出端。
进一步的，所述第N路储能电容的正极连接第N路比较器的同相输入端， 所述第N路比较器的反相输入端连接分压电路的分压节点，通过分压电路的分 压节点输出所述的参考电压。又进一步的，在所述N路开关电路中均分别包含有一NPN型三极管，其中， 第N路开关电路中的NPN型三极管的集电极连接所述的直流电源，发射极连接 第N路储能电容，并与后一路开关电路中的NPN型三极管的基极相连；而第一 路开关电路中的NPN型三极管的基极则接收所述的主控制信号。
优选的，所述N等于2。为了实现图1所示的时序要求，所述主控制信号 经第一开关二极管连接第一路时序信号输出端，所述第一路储能电容的正极经 第二开关二极管直接连接或者通过第 一路比较器连接第 一路时序信号输出端； 所述第二路时序信号输出端经下拉电阻接地。
再进一步的，所述第二路储能电容的正极一方面经泻放电阻接地，另一方 面连接第三开关二极管的阴极，所述第三开关二极管的阳极直接连接或者通过 第二路比较器连接第二路时序信号输出端。
基于上述时序控制电路结构，本实用新型又提供了 一种具有该时序控制电 路的电视机，所述时序控制电路连接在电视机的控制器与电源板之间，所述控 制器只需输出 一路主控制信号，即可通过所述的时序控制电3各得到多路时序不 同的控制信号，输出至电源板中以对其生成的多i 各供电电源的输出时刻进行控 制，进而满足后续信号板、逻辑板和显示屏对供电电源的上电、掉电时序的先 后顺序及时间间隔的不同要求，进而使得电视机中的各工作模块能够正常工作。
与现有技术相比，本实用新型的优点和积极效果是本实用新型利用筒单 的硬件电路结构实现了时序保证功能，克服了现有软件编程方法易受干扰、可 靠性低的缺陷，对于在软件失效或者突然掉电等特殊情况发生时都能有效地保 证控制信号时序的正确性，从而确保了后端系统不会因误动作而损坏，使得整 机运行的稳定性和可靠性得以提高。
结合附图阅读本实用新型实施方式的详细描述后，本实用新型的其他特点 和优点将变得更加清楚。

图1是电视机中电源板所需的时序控制信号的波形图； 图2是现有电视机中的硬件电路的原理框图3是本实用新型为实现图1所示波形而提出的一种电视才/U更件电路原理 框图4是图3中时序控制电路的其中一种实施例的电路原理图5是通过图4所示时序控制电3各输出的时序控制信号的部分波形图6是图3中时序控制电路的另外一种实施例的电路原理图。
务沐实施方式
以下结合附图对本实用新型的具体实施方式
进行详细地描述。 本实用新型通过摒弃现有采用在控制器中编写软件程序来输出系统所要求 的多路时序控制信号的设计方式，而采用硬件组建时序控制电路的方法来生成 所述的时序控制信号，进而从根本上避免了软件编程方法易受干扰失效而对系 统模块电路造成的不利影响，有效提升了系统运行的稳定性和可靠性。
为了满足多路时序控制信号的输出要求，在所述时序控制电路中设置有N 路开关电路、N路储能电容和N路时序信号输出端，其中，N为自然数，具体数 值可以等于系统所需时序控制信号的个数。将第N路开关电路的开关通路连接 在直流电源与第N路储能电容的正极之间，利用第一路开关电路的控制端接收 控制器输出的主控制信号，而后续开关电路的控制端则连接前一路储能电容的 正极。在设备开机后，通过控制器输出的主控制信号控制第一路开关电路导通， 进而使直流电源向第一路储能电容充电，当第一路储能电容的正极电压上升到 第二路开关电路控制端的导通电压时，控制第二路开关电路导通，进而通过直 流电源向第二路储能电容充电；在第二路储能电容的正极电压上升到第三路开 关电路控制端的导通电压时，则使第三路开关电路受控导通，以实现直流电源 向第三路储能电容的充电，以此类推。这样，通过将第N路时序信号输出端与 第N路储能电容的正极相连接，即可通过N3各时序信号输出端输出N路上电时序依次滞后的时序控制信号，以满足对后续模块电路的控制要求。
下面以电视机电路为例，具体阐述所述时序控制电路的组成结构。 实施例一，为了向电视机电源板提供其所需的两路时序控制信号，本实施
例在电视机的CPU与电源板之间设计了一时序控制电路，如图3所示，所述时 序控制电路接收CPU输出的主控制信号P-CTRL,进而生成两路时序控制信号 RL-0N、 VS-0N输出至电源板，以控制电源才反生成的多路供电电源的输出时序， 满足后续信号板、逻辑板和显示屏对多路供电电源上电和掉电的先后顺序及时 间间隔的不同要求。
图4为所述时序控制电路的其中一种组成结构，包括两路开关电路和两路 储能电容C1、 C2。在本实施例中，两路开关电路可具体采用两路NPN型三极管 Ql、 Q2实现。其中，第一路NPN型三极管Q1的基极通过限流电阻R2连接CPU， 接收其输出的主控制信号P-CTRL，集电极通过串联的限流电阻Rl连接直流电 源VCC，发射极一方面经第一路储能电容C1接地，另一方面连接第二开关二极 管D2的阳极，进而通过第二开关二极管D2的阴极连接第一路时序控制信号输 出端，输出时序控制信号RL-0N。为了使所述时序控制信号RL—0N的上升沿垂 直，在第一路时序控制信号输出端与CPU之间连接有第一开关二极管Dl，在CPU 输出的主控制信号P-CTRL为高电平时，即可使时序控制信号RL-ON瞬间上升到 高电平状态。
为了控制第二路开关电路延时导通，将第二路NPN型三极管Q2的基极通过 限流电阻R3连接到第一路储能电容C1的正极，其集电极通过串联的限流电阻 R4连接直流电源VCC,发射极一方面经第三开关二极管D3连接第二路储能电容 C2的正极，第二路储能电容C2的负极接地，另一方面连接第二路时序控制信 号输出端，输出时序控制信号VS_0N。为了使所述时序控制信号VS_0N的下降 沿垂直，在第二路时序控制信号输出端与地之间连接有下拉电阻R5，在第二路 NPN型三极管Q2截止时，即可将时序控制信号VS_0N的电位瞬间下拉到地。此 时，第二路储能电容C2中的电荷可通过并联在其两端的泻放电阻R6及时对地泻放。
下面详细阐述一下上述时序控制电路的具体工作过程当电视系统上电时， CPU输出的主控制信号P-CTRL由低电平变为高电平，经而控制第一开关二极管 Dl正向导通，将通过第一时序控制信号输出端输出的RL_0N时序控制信号被置 成高电平。此时，三极管Q1虽然进入饱和导通状态，但是由于第一路储能电容 Cl的存在，第二开关二极管D2的阳极电压不会突变，因此，第二开关二极管 D2被截止。
当第一路储能电容C1由OV充电至三极管Q2的导通电压时，三极管Q2受 控导通，第二路储能电容C2进入充电状态。随着第二路储能电容C2上电压的 逐渐升高，通过第二时序控制信号输出端输出的时序控制信号VS_0N的电平也 相应提高，直至上升到高电平，即第二路储能电容C2充电完毕。由此实现了上 电时，时序控制信号VS-0N的上升延迟于RL-0N之后。其上电间隔时间Ton可 通过调节限流电阻R1、第一路储能电容C1、限流电阻R4、第二路储能电容C2 的参数值确定。
当CPU输出的主控制信号P_CTRL由高变低时，由于第一路储能电容C1处 于充满电状态，因此第二开关二极管D2导通，同时第一开关二极管D1截止。 此时，时序控制信号RL_ON会因为第一路储能电容Cl的緩慢放电而继续保持在 高电平状态，直到放电结束才变为低电平。与此同时，三极管Q2的基极电压会 随着第一路储能电容C1的放电而降低，直到三极管Q2进入截止状态。当三极 管Q2截止后，第三开关二极管D3的阳极电压因为下拉电阻R5的存在而被置低， 其阴极电压则由于第二路储能电容C2已充满电而处于较高电平，因此，第三开 关二极管D3反向截止，时序控制信号VS_0N的电位通过下拉电阻R5被拉低到 地，第二路储能电容C2中的电荷通过泻放电阻R6对地及时泻放。其中，掉电 间隔时间Toff可以通过改变第一路储能电容C1的电容值进行调节。
当系统突然断电时，CPU输出的主控制信号P_CTRL由高变低，同时，直流 电源VCC也将很快消失，时序控制信号RL-ON和VS-ON的时序将保持和上面描述的一致，从而保证掉电时的输出时序不会错乱。
考虑到本时序控制电路是通过电容充放电产生延迟原理实现的，由于电容
的延迟效应，时序控制信号RL—ON的掉电和VS-ON的上电波形将如图5所示。
因此，若电源板的接收端对输入的时序控制信号的上升沿和下降沿具有严 格要求时，则此波形将不满足后端输入的需要。此时，可以在本电路的两路时 序控制信号输出端上再进一步连接比较器来对其输出的时序控制信号RL_0N和 VS-ON的波形进行整理，如图6所示。
两路时序控制信号输出端分别与两路模拟比较器U1A、U1B的同相输入端相 连接，两路模拟比较器U1A、 U1B的反相输入端连接参考电压，输出端分别输出 所需的时序控制信号RL_ON和VS-ON。所述参考电压可以通过分压电赠炎供， 如图6所示，可以采用两个分压电阻R7、 R8组成的电阻分压网络输出提供。所 述电阻分压网络一端连接直流电源VCC，另一端接地，其分压节点连接两路模 拟比较器U1A、 U1B的反相输入端，由分压电阻R7、 R8的比值决定所述参考电 压的大小。这样，通过两路模拟比较器U1A、 U1B输出的时序控制信号RL_0N 和VS-0N即可达到图1所示的波形状态。
视机显示屏的上电时间始终晚于信号板和逻辑板的上电时间，而显示屏的掉电 时间则始终早于信号板和逻辑板的掉电时间，这样侵乂人根本上避免了烧屏或者 损坏显示屏内部元器件现象的发生，弥补了软件编程方法所存在的种种缺陷， 任何时候都能保证控制信号时序的正确性， <吏后端系统得以有效保护。
当然，上述时序控制电路也可以应用于除电视机以外的其他要求时序控制
者集成芯片实现，本实用新型对此不进行具体限制。
应当指出，以上所述仅是本实用新型的一种优选实施方式而已，对于本技 术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出 若干改进和润饰，这些改进和润饰也应^L为本实用新型的保护范围。
权利要求1、一种时序控制电路，其特征在于包括N路开关电路、N路储能电容和N路时序信号输出端，N为自然数；其中，第N路开关电路的开关通路一端连接直流电源，另一端一方面连接第N路储能电容的正极，并与第N路时序信号输出端相连接，另一方面连接后一路开关电路的控制端，而第一路开关电路的控制端则接收主控制信号。
2、 根据权利要求1所述的时序控制电路，其特征在于在所述时序控制电 路中还包含N路比较器，其中，第N路储能电容的正极连接第N路比较器的其 中一路输入端，所述比较器的另一路输入端连接参考电压，输出端连接第N路 时序信号输出端。
3、 根据权利要求2所述的时序控制电路，其特征在于所述第N路储能电 容的正极连接第N路比较器的同相输入端，所述第N路比较器的反相输入端连 接分压电路的分压节点，通过分压电路的分压节点输出所述的参考电压。
4、 根据权利要求1所述的时序控制电路，其特征在于在所述N路开关电 路中均分别包含有一NPN型三极管，其中，第N路开关电路中的NPN型三极管 的集电极连接所述的直流电源，发射极连接第N路储能电容，并与后一路开关 电路中的NPN型三极管的基极相连；而第一路开关电路中的NPN型三极管的基 极则接收所述的主控制信号。
5、 根据权利要求1至4中任一项所述的时序控制电路，其特征在于所述 N等于2;其中，所述主控制信号经第 一开关二极管连接第一路时序信号输出端， 所述第一路储能电容的正极经第二开关二极管直接连接或者通过第一路比较器 连接第一路时序信号输出端；所述第二路时序信号输出端经下拉电阻接地。
6、 根据权利要求5所述的时序控制电路，其特征在于所述第二路储能电 容的正极一方面经泻放电阻接地，另一方面连接第三开关二极管的阴极，所述 第三开关二极管的阳极直接连接或者通过第二路比较器连接第二路时序信号输出端。
7、 一种电^见机，包括控制器和电源板，其特征在于在所述控制器和电源板之间连接有时序控制电路；在所述时序控制电路中包括N路开关电路、N路 储能电容和与所述电源板相连接的N路时序信号输出端，N为自然数；其中， 第N路开关电路的开关通路一端连接直流电源，另一端一方面连接第N路储能 电容的正极，并与第N路时序信号输出端相连接，向电源板输出第N路时序控 制信号，另一方面连接后一路开关电路的控制端，而第一路开关电路的控制端 则接收所述控制器输出的主控制信号。
8、 根据权利要求7所述的电视机，其特征在于在所述时序控制电路中还 包含N路比较器，其中，第N路储能电容的正极连接第N路比较器的其中一路 输入端，所述比较器的另一路输入端连接参考电压，输出端连接第N路时序信 号输出端。
9、 根据权利要求7所述的电视机，其特征在于在所述N路开关电路中均 分别包含有一NPN型三极管，其中，第N路开关电3各中的NPN型三极管的集电 极连接所述的直流电源，发射极连接第N路储能电容，并与后一路开关电路中 的NPN型三极管的基极相连；而第一路开关电路中的NPN型三极管的基极则接 收所述控制器输出的主控制信号。
10、 根据权利要求7至9中任一项所述的电视机，其特征在于所述N等 于2;其中，所述控制器的主控制信号输出端经第一开关二极管连接第一路时 序信号输出端，所述第一路储能电容的正极经第二开关二极管直接连接或者通 过第一路比较器连接第一路时序信号输出端；所述第二踏"诸能电容的正极一方 面经泻放电阻接地，另一方面经第三开关二极管直接连接或者通过第二路比较 器连接第二路时序信号输出端；所述第二路时序信号输出端经下拉电阻接地。
专利摘要本实用新型公开了一种时序控制电路及具有所述电路的电视机，包括N路开关电路、N路储能电容和N路时序信号输出端，N为自然数；其中，第N路开关电路的开关通路一端连接直流电源，另一端一方面连接第N路储能电容的正极，并与第N路时序信号输出端相连接，另一方面连接后一路开关电路的控制端，而第一路开关电路的控制端则接收主控制信号。本实用新型利用简单的硬件电路结构实现了时序保证功能，克服了现有软件编程方法易受干扰、可靠性低的缺陷，对于在软件失效或者突然掉电等特殊情况发生时都能有效地保证控制信号时序的正确性，从而确保了后端系统不会因误动作而损坏，使得整机运行的稳定性和可靠性得以提高。
文档编号H03K17/28GK201248033SQ200820027228
公开日2009年5月27日 申请日期2008年8月25日 优先权日2008年8月25日
发明者洪胜峰, 杰 陈 申请人:青岛海信电器股份有限公司