专利名称：用于可选择电压供应的方法及设备的制作方法
技术领域：
本发明的实施例大体来说涉及电压供应电路，且更明确地说，涉及可从多个不同 电压供应选择具有所要值的电压供应的集成电路电压供应。
背景技术：
随着集成电路制造技术持续减小为深亚微米工艺，用于由所述技术制成的供电装 置的供应电压持续减小。此外，为了延长用于便携式装置(例如，移动终端)的电池寿命， 存在降低功率消耗的强烈激励。为实现此目的，可存在关于在芯片上具有多个电压供应的激励原因，可经由一个 或一个以上选择信号来选择所述多个电压供应中的每一者。举例来说，具有可选择电压供 应以便符合或超过电路性能规格可能是有用的。同样，针对特定电路而在两个或两个以上 供应之间选择进而根据操作模式选择、或可能减少功率消耗可能是有用的。此做法可涉及 可编程芯片上切换器以选择所要电压。为正确操作，所述切换器应能够处置不同供应的不 同电压及不同开启/关闭时间。如果未适当考虑时序，则大衬底电流可能流动且导致装置 的锁定。常规可选择电压供应可使用通过大的PMOS晶体管实施的切换器。如果供应之间 的电压差是大的，则PMOS晶体管的寄生二极管可导电。此情形可引起大的寄生电流，所述 大的寄生电流可导致晶体管装置的多种击穿现象。因此，存在对于电压供应选择器的需要，所述电压供应选择器可选择特定电压供 应同时消除漏电流以确保集成电路装置适当起作用。
发明内容
呈现用于可选择电压供应的方法及设备，其消除或至少减轻及/或减小寄生电 流。在一个实施例中，呈现一种从多个电压供应选择供应电压的电路。所述电路包 括第一晶体管，其经配置以选择第一电压供应；及第二晶体管，其经配置以选择第二电压 供应。所述电路进一步包括第一寄生电流禁止器，其耦合到第一晶体管、第一电压供应及第 二电压供应，其中所述第一寄生电流禁止器自动利用提供最高电压的电压供应以用于防止 衬底电流流经第一晶体管的体节点(bulk node) 0所述电路进一步包括第二寄生电流禁止 器，其耦合到第二晶体管、第一电压供应及第二电压供应，其中所述第二寄生电流禁止器自 动利用提供最高电压的电压供应以用于防止衬底电流流经第二晶体管的体节点。在另一实施例中，呈现一种用于在可选择电压供应中减轻寄生电流的电路。所述 电路包括第一 η-沟道晶体管，其具有连接到第一电压供应的漏极节点及栅极节点，其中 所述第一 η-沟道晶体管在第一电压供应有效时耦合第一供应切换晶体管的体节点及源极 节点；及第二 η-沟道晶体管，其具有连接到第二电压供应的漏极节点及栅极节点。所述电 路进一步包括源极节点，其连接到第一 η-沟道晶体管的源极节点，其中第二 η-沟道晶体管在第一电压供应无效时将反向偏压施加到第一供应切换晶体管。所述电路可进一步包括第 一 P-沟道晶体管，其具有连接到第一电压供应的栅极节点、连接到第二电压供应的源极节 点，其中所述第一 P-沟道晶体管在第一电压供应无效时耦合第二供应切换晶体管的体节 点及源极节点。所述电路可进一步包括第三η-沟道晶体管，其具有连接到第一电压供应的 漏极节点及栅极节点以及连接到第一 P-沟道晶体管的漏极节点的源极节点，其中所述第 三η-沟道晶体管在第一电压供应有效时将反向偏压施加到第二供应切换晶体管。 在又一实施例中，呈现一种用于在具有多个电压供应的电路中减轻寄生电流的方 法。所述方法包括接收具有开启及关闭状态的第一电压选择信号，其中开启状态对应于第 一电压供应是有效的。所述方法进一步包括接收具有开启及关闭状态的第二电压选择信 号，其中开启状态对应于第二电压供应是有效的。所述方法进一步包括自动确定由第一电 压供应及第二电压供应提供的最高电压；及将所述最高电压提供到第一晶体管的体节点及 第二晶体管的体节点。
呈现附图以辅助描述本发明的实施例，且所述附图仅出于说明所述实施例而不限 制所述实施例的目的而提供。图IA到IC为描绘未消除寄生电流的示范性可选择电压供应电路的各种操作模式 的示意图。图2Α到2C为展示消除寄生电流的示范性可选择电压供应的各种操作模式的示意 图。图3为利用消除寄生电流的可选择电压供应的示范性移动终端的框图。图4Α到4Β为用于移动终端的发射器中的可选择电压供应的示范性应用的框图。
具体实施例方式在针对本发明的特定实施例的以下描述及相关图式中揭示本发明的方面。可在不 偏离本发明的范围的情况下设计替代实施例。此外，将不会详细描述本发明的众所周知的 元件，或将省略所述元件，以免混淆本发明的相关细节。词语“示范性”在本文中用于意味着“充当实例、例子或说明”。本文中被描述为“示 范性”的任一实施例未必被解释为相对于其它实施例来说是优选或有利的。同样，术语“本 发明的实施例”并不要求本发明的所有实施例包括所论述的特征、优点或操作模式。如本 文中所使用，当涉及电压供应时，术语“有效”用于意味着电压供应可用于提供非零电压时。 相反，当电压供应为“无效”时，其是不可用的且仅提供0伏。如本文中所使用，术语“反向 偏压”大体上用以描述将二极管置于反向偏压或非导电状态的跨越二极管的任何电压值， 其可包括零伏或更小的电压值。图IA为描绘示范性可选择电压供应(SVS)IOO的示意图，其不具有用于消除寄生 电流的电路且经呈现以说明可如何产生所述电流。可使用集成电路技术制造SVS 100，且 SVS 100可用于将电压提供到形成于集成电路内的网络的其它部分。SVS 100可包括晶体管110及115以及存在于输入节点130及140处的两个电压 供应。举例来说，一个电压供应可在输入节点130处提供2. 1伏(V)且另一个可在输入节点140处提供2.7V。SVS 100可使用晶体管110及115作为切换器以选择存在于输入节点 130或140处的供应，且将所述所选择的电压作为V-提供到输出节点120。可通过在晶体 管的相应控制节点处提供对应电压选择信号来切换每一晶体管。在图IA中所展示的示范性SVS 100中，晶体管110、115可为p_沟道金属氧化物 半导体场效应晶体管(pMOSFET)。ρ-沟道晶体管110可使其源极节点及体节点连接到输入 节点130且使其漏极节点连接到输出节点120。可由电压选择信号“Select_V_2. 1”控制 P-沟道晶体管110，可将所述信号呈现到此晶体管的栅极节点。以类似方式，P-沟道晶体 管115可使其源极节点及体节点连接到输入节点140且使其漏极节点连接到输出节点120。 可由电压选择信号“Select_V_2. 7”控制ρ-沟道晶体管115，可将所述信号呈现到此晶体管 的栅极节点。可由内部及/或外部装置(例如，处理器(未图示))来控制两个电压选择信 号。为了选择输入节点130处的2. IV供应，可通过将电压选择信号Select_V_2. 1设 定为开启及将电压选择信号Select_V_2. 7设定为关闭以将晶体管115置于非导电状态来 将P-沟道晶体管110置于导电状态。这些设定允许输入节点130处的2. 1伏经由晶体管 110传播到输出节点120上。相反，为了选择输入节点140处的2.7V供应，可通过将电压选择信号Select_ V_2.7设定为开启及将电压选择信号Select_V_2. 1设定为关闭以将晶体管110置于非导电 状态，而将晶体管115置于导电状态。两个电压控制信号的这些设定允许输入节点140处 的2. 7V供应经由晶体管115传播到输出节点120上。用于将电压选择信号置于开启或关闭状态的电压电平取决于用于选择电压供应 的晶体管的类型。因为P-沟道晶体管用于图IA中所展示的实例中，所以当置于开启状态 时，电压选择信号为低(例如，对于装置115，Ves -2. 7伏；对于装置110，Ves -2. 1伏)， 且当置于关闭状态时，电压选择信号为高(例如，Vgs ^ 0)。在图IA到IC中还分别展示ρ-沟道晶体管110的体二极管112a到112b及ρ-沟 道晶体管115的体二极管113a到113b。体二极管112a到112b、113a到113b为ρ-沟道晶 体管的内部组件，且未被视为外部、离散电路元件。仅展示体二极管112a到112b、113a到 113b以说明寄生电流的电路路径可如何形成，其将在下文得以更详细地解释。图IB展示处于示范性瞬变模式的SVS 100，可在装置开启时或在电压供应中的一 者在正常操作期间关闭的情况下发生此模式。在图IB中所展示的状况下，当节点140处 的电压供应(例如，2.7V电压供应)无效/关闭(即，0伏)时，在选择输入节点130处的 2. IV电压供应时可能出现寄生电流路径。在此状况下，因为Select_V_2. 1被设定为处于 开启状态，所以P-沟道晶体管110正导电，因此在输出节点120处将V。ut设定为等于2. IV。 当选择输入节点130处的电压供应时，输入节点140处的电压供应可为无效的且处于0伏。 同样在此选择模式下，因为Select_V_2. 7为关闭，所以ρ-沟道晶体管115的源极_漏极路 径被设定为处于非导电状态。然而，可能跨越P-沟道晶体管115内的体二极管113a建立 2. 1伏的电位差。此电压呈现正向偏压，所述正向偏压足以开启体二极管113a，且建立穿过 P-沟道晶体管115的寄生电流的第一路径。此寄生电流可为大的(例如，约数百毫安)，且 可触发对集成电路导致不可修复的破坏的锁定。 图IC展示在正常操作模式期间当第一电压供应及第二电压供应两者均可用时的SVS 100。在图IC中所展示的状况下，当选择输入节点140处的2.7V电压供应时，可能在 SVS 100中出现寄生电流路径。在此电压供应选择模式下，因为Select_V_2. 7为开启，所以 P-沟道晶体管115正导电，因此在输出节点120处将V。ut设定为等于2. 7V。在此选择模式 下，因为Select_V_2. 1被设定处于关闭状态，所以ρ-沟道晶体管110的源极-漏极路径为 非导电的。当选择输入节点140处的电压供应时，输入节点130处的电压供应保持于2. 1 伏。此布置可跨越P-沟道晶体管110内的体二极管112a建立0.6伏电位差。因为用于此 实例中的二极管的开启电压可位于.5到.7伏之间，所以此电压可呈现足以开启体二极管 112a的正向偏压，且因此建立穿过ρ-沟道晶体管110的寄生电流的第二路径，所述寄生电 流可能足以导致电路故障(例如，触发锁定)。
虽然图IA到IC中所展示的示范性SVS 100仅展示两个电压供应，但不排除使用 具有不同电压的三个或三个以上电压供应的其它变化。此外，2. 1伏及2. 7伏的电压供应值 仅为示范性的，且还可使用其它值。此外，虽然针对晶体管110、115展示ρ-沟道MOSFET技 术，但还可使用具有适当电路修改的其它晶体管类型(例如，η-沟道MOSFET、pFET、nFET)。图2A为展示可消除或至少减轻及/或减小寄生电流的示范性SVS 200的示意图。 SVS 200可包括供应切换晶体管210、215及寄生电流禁止器205、207。寄生电流禁止器205 可耦合到供应切换晶体管215以防止寄生电流流经体二极管213a到213b。寄生电流禁止 器207可耦合到供应切换晶体管210以防止寄生电流流经体二极管212a到212b。寄生电 流禁止器205、207可通过提供适当偏压来分别自动防止电流路径在供应切换晶体管215及 210内形成，所述偏压防止体二极管213a到213b、212a到212b变为被正向偏压。将在下文 于图2B到2C的描述中提供SVS 200的各种操作模式的细节。如图2A中所展示，供应切换晶体管210可为ρ-沟道MOSFET晶体管，其具有连接到 输入节点230的源极节点、连接到寄生电流禁止器207的体节点及连接到输出节点220的 漏极节点。可在输入节点230处提供电压供应，所述电压供应可具有为2.1伏的值。供应 切换晶体管215还可为ρ-沟道MOS晶体管，其具有连接到输入节点240的源极节点、连接 到寄生电流禁止器205的体节点及也连接到输出节点220的漏极节点。可在输入节点240 处提供电压供应，所述电压供应可具有为2. 7伏的值。可将电压选择信号提供到供应切换 晶体管210、215的栅极节点以用于切换控制。可将电压选择信号Select_V_2. 1提供到供 应切换晶体管210的栅极节点且将电压选择信号Select_V_2. 7提供到供应切换晶体管215 的栅极节点。所述电压选择信号的基本功能性及其如何用于选择来自输入节点230及240的电 压供应可与上文关于图IA到IC中的SVS 100而描述的操作类似，且此处将不加以重复。进一步参看图2A，寄生电流禁止器205可包括η-沟道晶体管250、255。η_沟道晶 体管250可具有均连接到输入节点240的栅极节点及漏极节点，输入节点240可与2. 7伏 供应相关联，且进一步连接到供应切换晶体管215的供应节点。η-沟道晶体管250的源极 节点可连接到供应切换晶体管215的体节点。η-沟道晶体管250的体节点可连接到接地。 η-沟道晶体管255可使其源极节点连接到η-沟道晶体管250的源极节点且连接到供应切 换晶体管215的体节点。η-沟道晶体管255的体节点可耦合到接地。η_沟道晶体管255 的漏极节点及栅极节点可连接到输入节点230，输入节点230可与2. 1伏供应相关联。寄生电流禁止器207可包括ρ-沟道晶体管260及η_沟道晶体管265。ρ-沟道晶体管260的源极节点可连接到输入节点230及供应切换晶体管210的源极节点。ρ-沟道晶 体管260的栅极节点可连接到输入节点240。ρ-沟道晶体管260的体节点及漏极节点可连 接到供应切换晶体管210的体节点。η-沟道晶体管265的源极节点可连接到ρ-沟道晶体 管260的体节点及漏极节点，且进一步连接到供应切换晶体管210的体节点。η-沟道晶体 管265的漏极节点及栅极节点可连接到输入节点240。η-沟道晶体管265的体节点可连接到接地。图2Β展示处于示范性瞬变模式的SVS 200，可在装置开启时或在电压供应中的一 者在正常操作期间关闭的情况下发生此模式。在图2Β中所展示的状况下，当节点240处的 电压供应(例如，2. 7V电压供应)关闭(即，0伏)时。此外，图2Β说明当可将输入节点 230处的相关联的电压供应(例如，2.1伏)提供到输出节点220时的SVS 200的操作。在 此选择模式下，可将电压选择信号Select_V_2. 1设定到开启，其可将供应切换晶体管210 置于导电状态，且将输出节点(V。ut)设定为2. 1伏。可将电压选择信号Select_V_2. 7设定 到关闭，从而将供应切换晶体管215的源极-漏极路径置于非导电状态。在此模式期间，寄生电流禁止器207可将供应切换晶体管210的体节点及源极节 点连接到输入节点230，其将供应切换晶体管210的体节点设定到2. 1伏。此情形可允许供 应切换晶体管将2. 1伏从输入节点230处的供应传播到输出节点220。此处，当2. 7V供应 不可用(例如，0V)时，ρ-沟道晶体管260自动开启且η-沟道晶体管265自动关闭。进一步参看图2Β，寄生电流禁止器205可将2. 1伏施加到供应切换变压器215的 体节点以防止体二极管213a到213b变为被正向偏压。可通过使n_沟道晶体管255自动开 启(通过将其栅极电压设定到2. 1伏)来实现此情形。此情形可在输入节点230处的2. 1 伏供应与体二极管213a到213b的阴极之间建立连接。总之，寄生电流禁止器205及207分别自动将供应切换晶体管215及210的体节 点偏压到可用的最高电压供应。如图2B中所说明的状况所展示，对应于与输入节点230相 关联的电压供应的偏压为2. 1伏。图2C展示在正常操作模式期间当第一电压供应(例如，2.7V)及第二电压供应 (例如，2. IV)两者均可用时的SVS 200。此外，图2C说明当将输入节点240处的相关联的 电压供应(例如，2.7伏)提供到输出节点220时的SVS 200的操作。在此选择模式下，可 将电压选择信号Select_V_2. 7设定到开启，其可将供应切换晶体管215置于导电状态，且 又将输出节点(V。ut)设定为2. 7伏。可将电压选择信号Select_V_2. 1设定到关闭，从而将 供应切换晶体管210的源极-漏极路径置于非导电状态。在此模式期间，寄生电流禁止器205可将供应切换晶体管215的体节点连接到输 入节点240，其可将供应切换晶体管215的体节点设定到2. 7伏。可在η-沟道晶体管250 自动开启时实现供应切换晶体管215的体节点与输入节点240的连接。此外，在此配置中， η-沟道晶体管255在其漏极节点及源极节点变为被交换且栅极与源极之间的偏压现为OV 时自动关闭。寄生电流禁止器207可将2. 7伏施加到供应切换晶体管210的体节点以防止体二 极管212变为被正向偏压。可通过使η-沟道晶体管265开启(通过将其栅极电压设定到 2. 7伏)及使晶体管260关闭来实现此情形。此情形可在输入节点240处的2. 7伏供应与 体二极管212的阴极之间建立连接。
总之，如图2C中所展示，寄生电流禁止器205及207分别自动将供应切换晶体管 215及210的体节点偏压到可用的最高电压供应。在所述状况下，如图2C中所说明，偏压为 2. 7伏，此对应于与输入节点240相关联的电压供应。虽然图2A到2C中所展示的SVS 200的实施例仅展示两个电压供应，但各种实施 例可不排除使用具有不同电压的三个或三个以上电压供应。此外，2. 1伏及2. 7伏的电压 供应值仅为示范性的，且还可在各种实施例中使用其它值。此外，虽然针对晶体管210、215 展示P-沟道MOSFET技术，但还可使用具有适当电路修改的其它晶体管类型(例如，η-沟 道MOSFET、pFET、nFET)。此外，还可使用具有适当电路修改的其它已知晶体管类型来修改 寄生电流禁止器205、207中所展示的晶体管类型。图3为移动终端300的框图，其可包括可选择电压供应(SVS) 330。移动终端300可 具有平台310，平台310可经由网络交换数据及/或命令。平台310可包括收发器315 (其 可进一步包括未明确展示的发射器及接收器)，其可操作地耦合到处理器320、或其它控制 器、微处理器、ASIC、逻辑电路、或任何其它数据处理装置。处理器320可执行存储于移动 终端300的存储器325中的程序。存储器325可包含只读及/或随机存取存储器(RAM及 ROM)、EEPR0M、快闪卡或对于所述平台常见的任何存储器。SVS 330可将各种电压提供到移 动终端平台310中的一个或一个以上组件。SVS 330可从处理器320接收用于设定电压选 择信号以便将不同电压供应到平台310中的一个或一个以上组件的命令。可以离散元件、在处理器上执行的软件模块或软件及硬件的任何组合来实施用于 提供命令的各种逻辑元件，以实现本文中所揭示的功能性。举例来说，可协同地使用处理器 320及存储器325来加载、存储及执行本文所揭示的各种功能，且因此可将用以执行这些功 能的逻辑分布于各种元件上。或者，可将功能性合并入到一个离散组件中(例如，并入到处 理器320中的嵌入式存储器中)。因此，应认为图3中的移动终端300的特征仅为说明性 的，且本发明的实施例不限于所说明的特征或布置。本发明的实施例可结合任何便携式装置加以使用且不限于所说明的实施例。举例 来说，移动终端可包括蜂窝式电话、接入终端、音乐播放器、无线电、GPS接收器、膝上型计算 机、个人数字助理等。此外，可选择电压供应可用于将高电压及低电压提供到各种装置，例 如，低噪声放大器、降频转换器、压控振荡器等。图4A为移动终端的发射器400A中的可选择电压供应的示范性应用的框图。发射 器400A可包括SVS 405、正交调制器与可变增益放大器(QMVGA) 410、功率放大器415、双工 器与天线切换器420及天线425。基于电压选择信号，SVS 405可在两个或两个以上电压供 应(例如，2. IV与2. 7V)之间切换。所选择的电压可被供应到QMVGA410。QMVGA可对基带 I及Q信号执行各种实数转复数转换及调制，且使用功率放大器415、双工器与天线切换器 420以及天线425执行信号的后续放大及广播。图4B为示范性发射器400B的框图，其展示关于如何在QMVGA 410内使用SVS 405 的额外细节。电路接收基带I (BB I)及Q(BB Q)信号且将所述信号经由滤波器430传递到 混频器435中。将基带信号与本机RF振荡器(LO)的输出混合，其中所述RF LO信号是通 过所述基带信号予以调制。将经调制的信号提供到驱动变压器445的可变放大器440。由 SVS 405将变压器4 45偏压到相对高或低的电压。较高电压(例如，2.7V)在提供较大线性 中可为有用的，而较低电压(例如，2. IV)可用于节省电流。变压器445的输出耦合到跨导放大器455，跨导放大器455耦合到包含电感器450及电容器460的LC电路，所述LC电路 对功率放大器415馈电。功率放大器415耦合到双工器与天线切换器420以及天线425以 允许放大并广播信号。 虽然前文的揭示内容展示本发明的说明性实施例，但应注意，在不偏离如所附权利要求书界定的本发明的范围的情况下，可在本文中进行各种改变及修改。无需以任何特 定次序执行根据本文中所描述的本发明的实施例的方法权利要求项的功能、步骤及/或动 作。此外，虽然可以单数形式描述或主张本发明的元件，但除非明确陈述限于单数形式，否 则也涵盖复数形式。
权利要求
一种从多个电压供应中选择供应电压的电路，其包含第一晶体管，其经配置以选择第一电压供应；第二晶体管，其经配置以选择第二电压供应；第一寄生电流禁止器，其耦合到所述第一晶体管、所述第一电压供应及所述第二电压供应，其中所述第一寄生电流禁止器自动利用提供最高电压的所述电压供应以用于防止衬底电流流经所述第一晶体管的体节点；以及第二寄生电流禁止器，其耦合到所述第二晶体管、所述第一电压供应及所述第二电压供应，其中所述第二寄生电流禁止器自动利用提供所述最高电压的所述电压供应以用于防止衬底电流流经所述第二晶体管的体节点。
2.根据权利要求1所述的电路，其中所述第一寄生电流禁止器将所述最高电压施加到 所述第一晶体管的所述体节点，且所述第二寄生电流禁止器将所述最高电压施加到所述第 二晶体管的所述体节点。
3.根据权利要求1所述的电路，其中所述第一寄生电流禁止器进一步包含第三晶体管，其具有连接到所述第一电压供应的漏极节点及栅极节点以及连接到所述 第一晶体管的所述体节点的源极节点；以及第四晶体管，其具有连接到所述第二电压供应的漏极节点及栅极节点以及连接到所述 第三晶体管的所述源极节点的源极节点。
4.根据权利要求2所述的电路，其中所述第三及第四晶体管为η-沟道晶体管。
5.根据权利要求1所述的电路，其中所述第二寄生电流禁止器进一步包含第五晶体管，其具有连接到所述第一电压供应的栅极节点、连接到所述第二电压供应 的源极节点及连接到所述第二晶体管的所述体节点的漏极及体节点；以及第六晶体管，其具有连接到所述第一电压供应的漏极节点及栅极节点、连接到所述第 五晶体管的所述漏极节点的源极节点。
6.根据权利要求5所述的电路，其中所述第五晶体管为ρ-沟道晶体管且第六晶体管为 η-沟道晶体管。
7.根据权利要求1所述的电路，其中所述第一晶体管为P-沟道晶体管，其具有连接到所述第一电压供应的源极节点、耦合 到所述第一寄生电流禁止器的所述体节点、耦合到输出节点的漏极节点及接收第一电压选 择信号的栅极节点，且进一步其中所述第二晶体管为P-沟道晶体管，其具有连接到所述第二电压供应的源极节点、耦合 到所述第二寄生电流禁止器的所述体节点、耦合到所述输出节点的漏极节点及接收第二电 压选择信号的栅极节点。
8.根据权利要求7所述的电路，其中所述第一晶体管在所述第一电压选择信号为开启状态时完成所述第一电压供应与所 述输出节点之间的电流路径；以及所述第二晶体管在所述第二电压选择信号被设定处于开启状态时完成所述第二电压 供应与所述输出节点之间的电流路径。
9.根据权利要求1所述的电路，其中所述电路将选自多个电压供应的供应电压提供到 移动终端中的一个或一个以上组件。
10.根据权利要求9所述的电路，其中所述所选择的供应电压被提供到所述移动终端 内的正交调制器与可变增益放大器单元内的变压器的初级侧。
11.根据权利要求9所述的电路，其中所述所选择的供应电压被提供到所述移动终端 内的低噪声放大器、降频转换器或压控振荡器中的至少一者。
12.一种用于减轻可选择电压供应中的寄生电流的电路，其包含第一 η-沟道晶体管，其具有连接到第一电压供应的漏极节点及栅极节点，其中所述第 一 η-沟道晶体管在所述第一电压供应有效时耦合第一供应切换晶体管的体节点及源极节 点；以及第二 η-沟道晶体管，其具有连接到第二电压供应的漏极节点及栅极节点以及连接到 所述第一 η-沟道晶体管的所述源极节点的源极节点，其中所述第二 η-沟道晶体管在所述 第一电压供应无效时将反向偏压施加到所述第一供应切换晶体管。
13.根据权利要求12所述的电路，其进一步包含第一 P-沟道晶体管，其具有连接到所述第一电压供应的栅极节点、连接到所述第二电 压供应的源极节点，其中所述第一 P-沟道晶体管在所述第一电压供应无效时耦合第二供 应切换晶体管的体节点及源极节点；以及第三Π-沟道晶体管，其具有连接到所述第一电压供应的漏极节点及栅极节点以及连 接到所述第一 P-沟道晶体管的所述漏极节点的源极节点，其中所述第三η-沟道晶体管在 所述第一电压供应有效时将所述反向偏压施加到所述第二供应切换晶体管。
14.根据权利要求13所述的电路，其中所述反向偏压是通过在所述第一及所述第二电 压供应之中选择最高电压来自动提供。
15.根据权利要求13所述的电路，其中所述第一供应切换晶体管为P-沟道晶体管，其具有连接到所述第一电压供应的源极 节点、耦合到输出节点的漏极节点、连接到所述第一 η-沟道晶体管的源极节点的体节点及 接收第一电压选择信号的栅极节点，且进一步其中所述第二供应切换晶体管为P-沟道晶体管，其具有连接到所述第二电压供应的源极 节点、连接到所述第三η-沟道晶体管的漏极及体节点的体节点、耦合到所述输出节点的漏 极节点及接收第二电压选择信号的栅极节点。
16.根据权利要求15所述的电路，其中当所述第一电压选择信号为开启状态时，所述 第一供应切换晶体管正导电且完成所述第一电压供应与所述输出节点之间的电流路径。
17.根据权利要求15所述的电路，其中当所述第二电压选择信号为开启状态时，所述 第二供应切换晶体管正导电且完成所述第二电压供应与所述输出节点之间的电流路径。
18.根据权利要求15所述的电路，其中所述输出节点耦合到移动终端中的一个或一个 以上组件以提供所选择的供应电压。
19.根据权利要求18所述的电路，其中所述所选择的供应电压被提供到所述移动终端 内的正交调制器与可变增益放大器单元内的变压器的初级侧。
20.根据权利要求18所述的电路，其中所述所选择的供应电压被提供到所述移动终端 内的低噪声放大器、降频转换器或压控振荡器中的至少一者。
21.一种用于减轻具有多个电压供应的电路中的寄生电流的方法，其包含接收具有开启及关闭状态的第一电压选择信号，其中所述开启状态对应于第一电压供应由第一晶体管选择；接收具有开启及关闭状态的第二电压选择信号，其中所述开启状态对应于第二电压供 应由第二晶体管选择；自动确定由所述第一及第二电压供应提供的最高电压；以及 将所述最高电压提供到所述第一晶体管的体节点及所述第二晶体管的体节点。
22.根据权利要求21所述的方法，其进一步包含当所述第一电压低于所述第二电压时，将所述第二电压提供到所述第一晶体管的所述 体节点及所述第二晶体管的所述体节点；以及当所述第一电压高于所述第二电压时，自动进行切换以将所述第一电压提供到所述第 一晶体管的所述体节点及所述第二晶体管的所述体节点。
23.一种用于减轻具有多个电压供应的电路中的寄生电流的设备，其包含用于接收具有开启及关闭状态的第一电压选择信号的装置，其中所述开启状态对应于 第一电压供应被选择；用于接收具有开启及关闭状态的第二电压选择信号的装置，其中所述开启状态对应于 第二电压供应被选择；用于自动确定由所述第一及第二电压供应提供的最高电压的装置；以及 用于将所述最高电压提供到第一晶体管的体节点及所述第二晶体管的体节点的装置。
24.根据权利要求21所述的设备，其进一步包含用于在所述第一电压低于所述第二电压时将所述第二电压提供到所述第一晶体管的 所述体节点及所述第二晶体管的所述体节点的装置；以及用于在所述第一电压高于所述第二电压时自动进行切换以将所述第一电压提供到所 述第一晶体管的所述体节点及所述第二晶体管的所述体节点的装置。
全文摘要
本发明呈现一种从多个电压供应中选择供应电压的电路。所述电路包括第一晶体管，其经配置以选择第一电压供应；第二晶体管，其经配置以选择第二电压供应；第一寄生电流禁止器，其耦合所述第一晶体管、所述第一电压供应及所述第二电压供应，其中所述第一寄生电流禁止器自动利用提供最高电压的电压供应以用于防止衬底电流流经所述第一晶体管的体节点；及第二寄生电流禁止器，其耦合所述第二晶体管、所述第一电压供应及所述第二电压供应，其中所述第二寄生电流禁止器自动利用提供所述最高电压的所述电压供应以用于防止衬底电流流经所述第二晶体管的体节点。
文档编号H03K17/16GK101842984SQ200880113499
公开日2010年9月22日 申请日期2008年11月5日 优先权日2007年11月5日
发明者康纳·多诺万, 李桑奥, 阿里斯托泰莱·哈吉克里斯托, 马尔科·卡西亚 申请人:高通股份有限公司