具有低功率△-∑模数转换器的可植入医疗装置的制作方法

专利名称：具有低功率△-∑模数转换器的可植入医疗装置的制作方法
技术领域：
本发明涉及可植入医疗装置，并且更具体地，涉及减少可植入医疗装置中的功耗。
背景技术：
在多种应用中，可植入医疗装置用于监测患者或向患者递送治疗中的一种或用于 这两者。例如，心脏起搏器通常经电极监测来自心脏的电信号，即，心电图(ECG)，并将电刺 激递送至心脏。各电极可定位在心脏内，并通过静脉内导线与起搏器连接，或可使用任意的 非静脉内位置定位在皮下，例如肌肉层下，或诸如在胸腔内。例如，在需要起搏的情况下，心脏起搏器监测ECG以确定是否在心率间期内出现 固有的心脏去极化，例如，P波或R波。如果出现固有去极化，起搏器将计时器复位并继续 监测来自心脏的电信号。如果没有出现固有去极化，起搏器将一个或更多个电脉冲递送至 心脏，并将计时器复位。许多起搏器已使用模拟电路来处理ECG，例如，以检测P波和R波。对于此目的将 期望实现数字信号加工，但将需要ECG的相对高分辨率的模数转换。模数转换的增加的分 辨率通常需要较高的模拟信号的过采样，或较复杂的比较器电路，这两者都增加与模数转 换相关的电流消耗(current drain)量。增加的电流消耗是可植入医疗装置中的被关注问 题，并且尤其是在原电池装置中，其中增加的电流消耗可缩短可植入医疗装置的电源的寿 命，从而需要可植入医疗装置的较早移除和替换。从患者的角度来考虑，对于具有可再充电 电源的可植入医疗装置也期望最小化功耗，例如，以减小再充电事件的频率，并且由此增加 可植入医疗装置的方便性。可植入医疗装置中的数字信号加工的另一应用实例是分析经电极感知的脑内的 电信号，例如，脑电图(EEG)。可植入医疗装置可分析EEG，例如，以鉴定癫痫发作或其他神 经学问题。在一些情况下，可植入医疗装置可响应于或基于EEG的分析，向脑或患者的其他 组织递送电刺激。此外，数字信号加工可用在可植入医疗装置中，以便基于患者的生理参 数，诸如压力、阻抗、温度或身体运动来分析由多个传感器中的任一传感器生成的多个信号 中的任一信号。

发明内容
大体上，本公开描述了减少可植入医疗装置(IMD)内的功耗的技术。植入在患者 体内的IMD可具有预期持续数年的有限的功率源。为了提高设备寿命，IMD的感知和治疗 电路被设计成消耗低水平的功率。为此，IMD的感知电路可加入根据在此公开的技术设计 的Δ- Σ模数转换器(ADC)，该转换器以相对低的运行频率提供相对高的分辨率输出，并且 以相对低的功耗来完成此过程。根据在此所述的技术设计的ADC采用分辨率比用于负反馈 的数模转换器(DAC)低的量化器。在一个实施方案中，DAC的分辨率可包括为量化器的分 辨率的至少4倍的位数(bit)。例如，ADC可采用驱动加减计数器的一位比较器，然后其驱 动8位DAC反馈。此配置提供较高分辨率DAC反馈的益处，即，较高的精确度从而允许较低的量化噪声，而不必使用导致高功耗的高过采样比。 在一个实施方案中，可植入医疗装置包括生成模拟输入信号的至少一个传感 器，将该模拟输入信号转换为数字信号的至少一个△- Σ模数转换器(ADC)和接收来自 Δ - Σ ADC的数字信号的处理器。Δ - Σ ADC包括基于模拟输入信号和模拟输入信号重建之 间的累加差分(integrateddifference)产生控制信号的量化器，根据该控制信号调节数 字值的加/减计数器，以及基于该加/减计数器的数字值生成模拟输入信号重建并将该模 拟输入信号重建作为负反馈提供给积分器的数模转换器(DAC)。量化器的分辨率小于DAC 的分辨率。在另一个实施方案中，方法包括接收来自可植入医疗装置的至少一个传感器的模 拟输入信号，使用至少一个Σ模数转换器(ADC)将该模拟输入信号转换为数字信号，并 将来自A-EADC的该数字信号发送至处理器进行分析。将模拟输入信号转换为数字信号 包括使用量化器基于模拟输入信号和模拟输入信号重建之间的累加差分产生控制信号，根 据该控制信号调节加/减计数器的数字值，以及使用数模转换器(DAC)基于该加/减计数 器的数字值生成模拟输入信号重建。量化器的分辨率小于DAC的分辨率。在另一个实施方案中，可植入医疗装置包括用于生成模拟输入信号的设备，用于 将该模拟输入信号转换为数字信号的设备以及用于分析来自该转换设备的数字信号的设 备。转换设备包括用于基于模拟输入信号和模拟输入信号重建之间的累加差分以第一分辨 率产生控制信号的设备，用于根据该控制信号调节数字值的设备，以及用于基于该数字值 以第二分辨率生成模拟输入信号重建的设备。第一分辨率小于第二分辨率。


图1是图示说明植入在患者体内的可植入医疗装置(IMD)的一个实例的概念图。图2是结合人或哺乳动物心脏更详细地图示说明图1的IMD的概念图。图3是图1的IMD的框图。图4是图示说明Δ- Σ模数转换器(ADC)的一个实例的框图，该模数转换器被配 置成为低频的输入信号提供稳定的输出，同时消耗相对低的功率。图5是图示说明Δ - Σ ADC的另一实例的图。图6是图示说明根据本公开的技术的Δ- Σ ADC另一实例的图，其中多位电容数 模转换器(CAPDAC)被复位。图7是图示说明根据本公开的技术设计的Δ- Σ ADC的运行的一个实例的流程图。图8是图示说明根据在此所述的技术将反馈CAPDAC复位的ADC的运行的一个实 例的流程图。
具体实施例方式图1是图示说明植入在患者12体内的可植入医疗装置(“IMD”) 10的概念图。IMD 10植入在患者12的心脏11附近。患者12通常会是人类患者。然而在一些情况下，IMD 10 可在非人患者体内使用。IMDlO包括从IMD 10延伸至患者12的心脏11的导线14、16和 18。在图1中图示的实例中，导线16和18从IMD 10分别延伸至心脏11的右心房和右心室。导线14从IMD 10延伸至心脏11的心脏左心室附近的冠状窦中。尽管图1中图示的 实例IMD 10包括三根导线，但IMD 10可与位于心脏11内或附近的任意数目的导线连接。导线14、16和18包括可用于感知心脏11的一个或更多个参数和/或向心脏11 递送治疗的一个或更多个电极。例如，这些电极可感知伴随心脏11的去极化和复极化的一 个或更多个电信号，例如，心电图(ECG)，并且导线14、16和18可将感知的信号传送至IMD 10。IMD 10也可例如，以一个或更多个脉冲的形式，经导线14、16和/或18将治疗递送至 心脏11。在图示的实例中，IMD 10为可植入起搏器-心复律器-除颤器(P⑶)，其经导线 14、16和/或18上的一个或更多个电极提供用于导致心脏组织去极化的起搏脉冲。IMD 10 可以需要的起搏模式运行，其中IMD 10基于ECG中缺少固有去极化而递送起搏脉冲。作为 P⑶，IMD 10还经导线14、16和/或18上的一个或更多个电极提供用于治疗心律失常、心 房颤动、心室颤动或快速性心律失常的心脏复律或除颤脉冲或高速率快速性心律失常起搏 脉冲。在这些实施方案中，IMD 10例如基于心率和/或ECG形态来分析ECG以鉴定心律失 常。在其他实施方案中，IMD 10可以是不提供用于治疗心律失常、心房颤动、心室颤动或快 速性心律失常的心脏复律或除颤脉冲或高速率快速性心律失常起搏脉冲的可植入起搏器， 或是不提供用于导致心脏组织去极化的起搏脉冲的可植入心复律器_除颤器(ICD)。因为IMD 10植入在患者12体内，IMD 10可具有意图持续数年的有限的功率源。 为了提高设备寿命，IMDlO的感知和治疗电路被设计成消耗低水平的功率。为此，IMDlO的 感知电路加入根据在此公开的技术设计的模数转换器(ADC)，该转换器以相对低的运行频 率提供相对高的分辨率输出，并且以相对低的功耗来完成此过程。图1中图示的IMD 10是其中本公开中所述的各种技术得以体现的装置类型的一 个实例。在此所述的技术可以许多种医疗装置实现方式来实施。下面参照心脏起搏器IMD 10讨论在此所述的各种技术的其他应用实例。图2是结合人或哺乳动物心脏11更详细地图示说明IMD 10的概念图。为了示例 目的，下面描述IMD 10的具体结构。如图2中所示，IMD 10可包括心房导线16，该导线可包括携带3个同心式螺旋导 体的细长的绝缘导线体，三个导体通过管状绝缘鞘彼此分隔开。位于心房导线16的J形远 端附近的是环状电极22，细长的螺旋电极24和在绝缘电极头28内可伸缩地安装的可伸展 螺旋电极26。电极22、24和26的每一个与导线16的导线体内的螺旋导体之一相连接。电 极22、24和26用于心房起搏和用于感知经常称为心房事件或P波的心房去极化。在心房 电极16近端的是插入至联系IMDlO的连接器块32中的双叉式连接器30。具体地，双叉式 连接器30携带3个电连接器，每个电连接器与螺旋导体之一连接。IMD 10还可包括心室导线18，该导线具有携带3个同心式螺旋导体的细长的绝缘 导线体，三个导体通过管状绝缘鞘彼此分隔开。位于心室导线18远端附近的是环状电极 34，在绝缘电极头40内可伸缩地安装的可伸展螺旋电极36和细长的螺旋电极38。电极34、 36和38的每一个与心室导线18的导线体内的螺旋导体之一相连接。电极34、36和38既 可用于心脏起搏又可用于感知经常称为心室事件或R波的心室去极化。在心室电极18近 端的是双叉式连接器42，该双叉式连接器42插入连接器块32中并携带3个电连接器，每个 电连接器与螺旋导体之一连接。
冠状窦导线14包括携带与细长的螺旋除颤电极46连接的一个螺旋导体的细长的 绝缘导线体。以虚线轮廓图示的电极46位于冠状窦和心脏的大静脉内。然而，在一些实施 方案中，导线14可位于左心室内，并被配置成类似于导线18，S卩，作为具有用于递送起搏脉 冲的环状和尖端电极的心室导线。在导线14近端的是连接插头50，该插头50插入至载波 块32中并携带与螺旋导体连接的电连接器。在图示的实施方案中，IMD 10还包括在IMDlO的外罩52之上或之内的电极54A和 54B(总称为“电极54”)。IMD 10可包括任意数目的电极54，该电极54可例如用于夺获检 测或远场ECG检测。电极54还可用作皮下除颤和/或心脏复律电极，用于心房或心室的除
颤和/或心脏复律。图3是进一步图示说明IMD 10的功能性框图。在图3中图示的实例中，IMD 10包 括传感器接口 60、ADC 62A-62D(总称“ADC 62”)、处理器64、治疗递送模块66、存储器68、 遥测模块70、电源72、基准和偏置发生器74和时钟76。在图3图示的实例中，IMD 10是提 供用于导致心脏组织去极化的起搏脉冲以及心脏复律和/或除颤脉冲，或用于终止心律失 常的高速率起搏的心脏起搏器-心复律器-除颤器。可选地，IMD 10可提供其他的治疗， 或专用于感知，即患者监测。在任一情况下，IMD 10利用经传感器接口 60从一个或更多个 传感器接收的感知信号。IMD 10从一个或更多个传感器接收信号，并基于接收的信号控制起搏脉冲的递 送。IMD 10的传感器接口 60与用于接收感知信号的一个或更多个传感器连接。例如，传感 器接口 60可与一个或更多个导线的电极，诸如导线14、16和18的电极22、24、26、34、36、38 和/或46连接(图2)。以此方式，传感器接口 60可将MD 10与位于IMD 10外部的一个 或更多个传感器连接。位于IMD 10的外部的传感器可经导线与IMD 10连接，或与IMD 10 无线连接。另外地或可选地，传感器接口 60可与位于IMD 10的外罩之上或之内的传感器 连接。例如，传感器接口 60可与位于IMD 10的外罩之上或之内的电极54连接(图2)。在图3中图示的实例中，传感器接口在四个通道上从导线14、16和18的电极22、 24、26、34、36、38和/或46和外罩52之上或之内的电极54接收感知信号。具体地，传感器 接口 60从位于患者心脏的心房(标记为‘A’ )内的一个或更多个电极、位于心脏的右心室 (标记为‘RV’ )内的一个或更多个电极、位于心脏的左心室(标记为‘LV’ )内的一个或更 多个电极、以及提供夺获检测(标记为‘CD’ )的一个或更多个电极接收感知信号。提供夺 获检测的电极可以是导线14、16和18的一个或更多个电极的不同的电极载体。尽管IMD 10被描述为接收感知的心脏信号，但传感器接口 60可与任意类型的传感器或传感器的组 合连接。例如，传感器接口 60可与压力传感器、加速计、活动传感器(activitysensor)、阻 抗传感器、温度传感器、酸度传感器等连接。除了生理学参数以外，传感器接口 60可与监测 生理学参数以外的参数，例如，环境条件诸如压力或温度的传感器连接。传感器接口 60将接收到的信号中的每一个提供给ADC 62中的各个ADC，ADC 62将接收到的信号转换为代表模拟信号的数字信号。因此，多个ADC 62可用来支持多个感知 通道。如上所述，图3中图示的多个感知通道测量心脏中不同位置的生理学信息。尽管在 图3中图示的实例中，每个感知通道与其自身的ADC 62相对应，但IMD 10可具有更多或更 少的ADC。例如，IMD 10可包括两个ADC，并将输入信号多路传输至ADC中，从而使用通用 ADC将两个输入通道从模拟转换为数字。可使用ADC的其他组合或配置。
ADC 62将代表模拟信号的数字信号提供给处理器64。处理器64可将数字信号、其部分、或基于该数字信号确定的值存储在存储器68中。处理器64可包括至少一个微处 理器、微控制器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、 离散逻辑电路或这些组件的组合。存储器68可包括易失性、非易失性、磁性、光学或固态介 质——诸如只读存储器(ROM)、随机存取存储器(RAM)、电可擦除可编程ROM (EEPROM)中、闪 速存储器等——的任意组合。处理器64可将信号或基于该信号确定的值经无线遥测术经遥测模块70传输至外 置编程器。遥测模块70可包括接收器和发送器。处理器64可控制遥测模块70以与外置 编程器持续地、以周期的间隔，或在外置编程器请求时通信。另外，在一些实施方案中，遥测 模块70可支持与一个或更多个无线传感器的无线通信，该无线传感器感知生理信号并将 该信号传输至IMD 10。经遥测模块70传输的信息可被医师用来监测患者的状况，或如果 IMD 10递送治疗则监测治疗的功效。遥测模块70可包括用于依据许多专有或非专有的本 地无线通信标准的任意一个的无线通信的已知电路。处理器64还可控制由治疗递送模块66基于经传感器接口 60接收到的信号对患 者递送治疗。在图示的心脏起搏器实施方案中，治疗递送模块66包括脉冲发生电路，其可 包括一个或更多个电容器、调节器、开关等，用于将脉冲或基本上连续的信号诸如正弦信号 经导线14、16和18的电极22、24、26、34、36、38和/或46或外罩52之上或之内的电极54 中的所选电极递送至心脏11的所选腔室。例如，处理器64可基于经感知通道A、RV或LV中的一个通道检测到的ECG中缺 少固有脉冲来控制治疗递送模块66以递送一个或更多个起搏脉冲。此种按需起搏是处理 器64响应于感知信号控制治疗递送模块66以递送治疗的一个实例，即，提供应答性治疗 (responsivetherapy)。作为另一实例，处理器64可基于感知信号控制治疗递送模块66以 提供上述心律失常终止治疗中的一种。例如，处理器64可分析数字信号以确定患者是否正 在经历心律失常，并且当检测到心律失常时控制治疗递送模块66以递送一个或更多个除 颤或心脏复律脉冲。治疗递送模块66可被配置成提供单极刺激或双极刺激。因此，治疗递送模块66可 经一个导线上的两个或更多个电极(即，双极刺激)或经导线上的一个电极和IMD 10的外 罩电极54之一(即，单极刺激)递送脉冲。处理器64可另外地基于感知信号控制治疗递 送模块66从而以不同的脉冲振幅、脉冲宽度、频率(即，脉冲率)、电极配置等递送电刺激。尽管图3中的IMD 10在递送电脉冲以治疗心脏病症的上下文中被描述，但IMD可 生成并递送刺激能量用于治疗多种病症中的任意一种，诸如深部脑刺激(DBS)用于运动障 碍、心理不和谐、癫痫或疼痛；脊髓刺激(SCS)用于疼痛；骨盆刺激用于骨盆痛、失禁或性功 能障碍；胃刺激用于胃轻瘫、肥胖症或其他病症；或外周神经刺激用于疼痛。另一实例是肌 肉刺激，例如，功能性电刺激(FES)以促进肌肉运动或防止萎缩。IMD 10作为提供心脏刺激 的描述仅作为实例被提供，并且不应被认为限制可利用在此所述的技术的IMD的类型。可选地，或除提供电刺激以外，IMD 10可被配置成经一个或更多个流体递送装置 将流体递送至靶部位而提供治疗。在其中一个或更多个流体递送装置为与治疗递送模块66 相关的治疗元件的一部分的实施方案中，治疗递送模块66可包括一个或更多个流体贮器 和一个或更多个泵单元，该泵单元将流体从流体贮器通过流体递送装置泵送至靶部位。流体贮器可含有药物或药物的混合物。流体贮器可提供用于灌注的通路，例如通过经自封闭注射口经皮注射流体。例如，流体递送装置可包括将药物从流体贮器递送，即输注或分散至 同一或不同的靶部位的导管。在此情况下，处理器64和治疗递送模块66可基于感知信号 控制递送哪种药物和被递送药物的剂量。治疗递送模块66、处理器64、遥测模块70、存储器68、传感器接口 60和ADC 62可 从电源72接收运转功率。电源72可采取小型、可再充电式或非可再充电式电池，或经皮接 收感应耦合能的感应式电源接口的形式。在可再充电式电池的情况下，电源72同样地可包 括用于经皮传输再充电电能的感应式电源接口。对于其中电源72为非可再充电式的实施方案，期望最小化功耗以延长IMD 10的 使用寿命。对于其中电源72为可再充电式的实施方案，从患者的角度考虑，也期望最小化 功耗，例如，以减少再充电事件的频率并且由此增加IMD 10的方便性。为此，每个ADC 62是 Δ-Σ ADC，该Δ - Σ ADC被配置成对低频信号——例如，小于IOOHz的信号——以低功耗 提供准确的输出，或对于频率显著低于时钟频率的信号(例如，IkHz信号，而时钟为16kHz) 提供准确的输出。需注意，对于其他IMD应用，诸如采用药泵时，实际的时钟频率(计时频 率)可向上扩展至几百千赫，例如，IkHz信号带宽与50KHz时钟频率。为此，ADC 62采用具 有比用于负反馈的数模转换器(DAC)低的分辨率的量化器。DAC可包括至少6位DAC。在 一个实施方案中，例如，ADC 62可采用驱动加减计数器的一位比较器，然后其驱动8位DAC 反馈。此配置提供了较高的分辨率DAC反馈的益处，S卩，增加的精确度从而允许较低的量化 噪声，而不必使用导致高功耗的高过采样比。基准和偏置发生器74向ADC 62和需要基准电压和/或电流的IMDlO的任意其他 电路供给基准电压和/或电流。此外，基准和偏置发生器74向ADC 62和需要偏置电压和 /或电流的IMD 10的任意其他电路供给任意偏置电压和/或电流。同样地，时钟76向ADC 62和需要计时的IMD 10的任意其他电路供给时钟信号。图4是图示说明A-EADC 62的一个实例的框图，该ADC 62被配置成与使用较高 过采样率或高阶比较器的ADC相比，以相对低的功率为低频的输入信号提供稳定的输出。 如图4所示，ADC 62包括差分电路78、积分器80、量化器82、加/减计数器84和提供反馈 通路的多位DAC 86。ADC 62作为连续时间系统运行。在图示的实施方案中，ADC62采用差 分结构，该结构包括输出幅值基本上相同且极性基本上相反(例如，相位差180度)的差分 信号的差分积分器。然而，本公开的技术可用于采用其他结构的ADC中。通常，ADC 62被配 置成将低频模拟输入信号88转换为数字信号90。低频信号的例子包括生理信号和频率低 于约IOOHz的其他信号。ADC 62也可用于准确地转换其频率明显地小于用于驱动ADC 62 的时钟频率的模拟输入信号。如上所述，模拟输入信号88可获自多个传感器的任意一个， 诸如一个或更多个导线的电极。DAC 86将数字信号90转换成模拟输入信号90的重建表示(reconstructed r印resentati0n)96，并且由此提供用于ADC 62的反馈通路。具体地，重建表示96作为负 反馈施加于差分电路78。差分电路78生成表示输入信号88和重建信号96之间的差分的 差分信号79，并且将该差分信号提供给积分器80的输入。积分器80对由差分电路78提供 的差分信号79累加(积分，integrate)。换句话说，积分器80根据输入信号90和重建表 示96之间的差分将输出累加。积分斜率由积分器80的电压电流增益和积分器80输出处的积分电容器值来定义。在图4中图示的实例中，积分器80是差分积分器。如图5中会更详细描述的，积 分器80可包括输出差分电流信号的跨导放大器，该差差分电流信号表示输入信号90和重 建表示96之间的差分。差分电流信号驱动有效地将差分信号79累加的电容性负载以生成 差分电压信号92A和92B。积分器80本地的共模反馈在输出92A和92B处保持恒定的共模 电压。差分电压信号92A和92B具有相等的幅值和相反的极性，并且表示输入信号88和重 建信号96之间的累加差分。然而，积分器80不必是差分积分器。差分积分器提供的优点是受输出电压中的任意共模位移的影响较小。差分输出处 的扰动均偏移大致相同的量，由此导致差分输出之间差分很小或没有变化。在差分输出电 压92A和92B中的共模位移被量化器82除去。换句话说，噪声或其他扰动将相等地影响差 分信号92A和92B的每一个。因此，两个信号之间的差分相对地是不受影响的。一般来说， 输出差分电压小，因为模拟输入信号88不经历大的信号变化。因此，ADC 62可追踪模拟输 入信号88中的变化以产生数模信号96作为输入信号88的准确近似值。量化器82产生量化信号94，该量化信号代表输入信号88和重建信号96之间的累 加差分的水平。在1位量化器的情况下，例如，一位比较器，比较器的输出是基于对积分器 82输出的差分信号的比较表示为二进制的+1或_1(或，在某些情况下为二进制的‘1’或 ‘0’)的信号。如果差分信号92A大于差分信号92B，表明累积误差信号为正信号，即一般来 说，累加的输入信号88大于累加的重建信号96，则比较器输出+1的值。如果差分信号92A 小于差分信号92B，表明累积误差信号为负信号，即一般来说，累加的输入信号88小于累加 的重建信号96，则比较器输出-1或0的值。以此方式，1位量化器决定累加差分的符号，S卩，累加差分为正或负。在其他实施 方案中，量化器82可以是多位量化器。例如，量化器82可包括2位量化器。在此情况下， 2位量化器的输出基于对积分器80输出的差分信号的比较可表示为+1、0或-1。在多位量 化器的情况下，量化器不仅决定输出差分的符号，即，输出差分为正或负，还决定输出差分 的幅值。量化器82的分辨率越高，量化器82变得越复杂，并且量化器82消耗的功率越大。 如果ADC 62不使用差分结构运行，则量化器82可产生量化信号，该量化信号表示积分器80 的输出和基准电压之间的差分水平。量化信号94控制加/减计数器84。在1位量化器的情况下，量化信号94可等于 +1或-1 (或0)。当量化信号94等于+1时，量化信号94使加/减计数器84递增计数。然 而，当量化信号等于_1(或0)时，量化信号使加/减计数器84递减计数。在多位量化器的 情况下，加/减计数器84可递增和递减较大的值或在量化信号等于0的情况下保持当前计 数。以此方式，ADC 62生成数字信号96作为接近于模拟输入信号88的数字位流。积分器 80和加/减计数器84的组合作为双积分器运行，其提供降低的稳定性。环路补偿可有助于 保持转换器的稳定性。该补偿可使用如下详述的模拟或数字技术来实现。DAC 86是多位DAC，其使用数字信号90来生成输入信号88的重建表示，即，重建信号96。如上所述，DAC 86形成反馈通路，该通路将重建信号96作为负反馈施加于积分器 80的输入。DAC 86以稳定的方式提供连续反馈以将输入信号88和重建信号96之间的误 差累加。如本文所述，DAC的分辨率高于量化器82的分辨率。在一个实施方案中，例如，量 化器44可包括驱动加减计数器的一位比较器，然后其驱动8位DAC反馈。
此配置提供了较高分辨率DAC反馈的益处。结果是由于较低的量化噪声所导致的 较高精确度，不必使用消耗大量能量的高过采样比或高阶环路滤波。增加的精确度可由此 减少感知过度，感知过度会导致在不需要治疗时提供治疗。例如，增加的精确度可减少ECG 信号中固有去极化的感知过度，该感知过度会导致不适宜地递送起搏脉冲。其他的优点在 本公开中讨论或可由本领域技术人员在考虑本公开时想到。而且，这些优点可不共存于每 个实施方案中。ADC 62的反馈回路可具有高于数字信号90输出至处理器时的频率的运行频率。 换句话说，ADC 62可使用过采样来累加输入信号88和重建信号96之间的误差。在一个实 施方案中，ADC 62的反馈回路可具有16kHz或32kHz的运行频率，而数字信号90输出至处 理器时的频率可以为1kHz。换句话说，ADC 62的反馈回路以数字信号输出时的速率的大约 16或32倍累加输入信号88和重建信号96之间的误差。尽管如此，相对于较低分辨率DAC 的实施方案，由多位DAC提供的高分辨率反馈可进一步提供较低过采样比的优点，S卩，反馈 回路的运行频率较低。ADC 62可用于许多不同的应用中。本公开提出了 ADC 62的多个实例性实施方案。 然而，这些实例性实施方案不应被认为是对在本公开中宽泛地体现和说明的ADC 62的限 制。而是，应该理解的是，本公开中所述的实例性实施方案是许多不同的实例性实施方案的 子集。
图5是更详细地图示说明实例Δ - Σ ADC 100的图。ADC 100可表示例如图4的 ADC 62。ADC 100从传感器接收输入信号88。斩波器模块IOlA在将输入信号施加于差分 电路78之前将输入信号88和重建信号96斩切至载波(斩波)频率。输入信号88和重建 信号96的初始基带信号成分可具有0 约IOOHz范围内的频率，并且载波频率可以为约 4kHz 约16kHz。然而，应该理解的是，ADC 100可用于具有其他频率范围和斩波频率的输 入信号。例如，ADC 100可用于其他实现方式中，在这些实现方式中，输入信号具有显著地 小于时钟频率的频率(例如，输入信号为IkHz，时钟频率为50kHz)。将输入斩切为载波频 率可允许将初始低频成分与低频噪声隔离，低频噪声例如，来自ADC 100的一个或更多个 组件的噪声或可以低(基带)频进入信号通路的外部信号。斩波信号提供给差分电路78，该差分电路78生成表示输入信号88和重建信号96 之间的差分的差分信号79。差分电路78将该差分信号提供给积分器80的输入。具体地， 积分器80包括跨导放大器103、第二斩波器模块IOlB和一对电容器Cil和Ci2。差分信号 79被跨导放大器103放大。斩波器模块IOlB可调制放大的差分信号，以便将来自放大器 的噪声上调至载波频率，并将初始基带信号成分从载波频率解调回基带。换句话说，斩波器 模块IOlB将噪声和目标信号隔离。驱动斩波器模块IOlA和IOlB的时钟信号应该是彼此 同步的。在一些实施方案中，驱动斩波器模块IOlA和IOlB的时钟信号可以是相同的信号， 艮口，由同一时钟提供。在图5中图示的实例中，斩波器模块IOlB位于跨导放大器103内，但 可以是独立的组件，例如，独立的调制器。如上所述，由跨导放大器103和斩波器模块IOlB 输出的信号是差分电流。电容器Cil和Ci2用作将差分电流转换为差分电压的积分器。而且，电容器Cil 和Ci2对解调的信号操作使在基带处的低频输入信号成分通过并且基本上消除位于载波 频率处的噪声成分。以此方式，积分可被设计成提供具有可接收的带宽的稳定反馈通路，同时也滤掉被上调的随机电报信号(“RTS”或爆裂)噪声，Ι/f噪声，和与测量带的偏置。换 句话说，积分器80提供对上调噪声的一阶滤波。补偿Σ -Δ反馈回路的一种方法是将零极 电阻电容器网络加入至积分器80输出92Α和92Β中。在其他实施方案中，补偿可由其他电 路提供。然而，可能期望如本公开中所述使用积分器80来减少功耗。积分器80输出表示 输入信号88和重建反馈96之间的综合电压差的差分电压信号92Α和92Β。差分信号具有 相等的幅值和相反的极性。在一个实施方案中，积分器80可包括连续时间全差分Gm/C积 分器。Gm/C积分器可以是有用的，因为它消耗相对少的功率。而且，Gm/C积分器通常受约 150mV的输入差分范围(即，DAC到输入的差分)的限制，由此在有限的差分范围内提供线 性电路。高分辨率DAC有助于限制施加至积分器的差分信号。然而，在其他实施方案中，积 分器80可包括不同类型的差分积分器或非差分积分器。 积分器80的差分输出92A和92B被输入至比较器102。比较器102对差分信号 92A和92B采样以解析积分器输出的符号。积分器输出的符号，即，92A大于92B或92B大 于92A，表明累加的(积分的)误差信号是正或负。在一个实施方案中，比较器102可以是差分选通比较器。例如，比较器102可在 16kHz或32kHz的运行频率下被选通。由此，比较器可以16kHz或32kHz的采样频率对差分 信号92A和92B采样。以此方式，比较器102用作一位量化器。然而，在其他实施方案中， 可使用具有比多位DAC 86低的分辨率的多位量化器。加/减计数器84由比较器102的输出驱动，使得加/减计数器84根据积分器输 出水平的符号来递增和递减。具体地，当积分器输出水平为正，即，累积的误差为正时，加/ 减计数器84递增。另一方面，当积分器输出水平为负，即，累积的误差为负时，加/减计数 器84递减。在一个实施方案中，加/减计数器84可以是具有8位输出的9位加/减计数 器。这可归因于总输出响应的转换性能，其被限于每两个时钟周期改变1个DAC值。因此， 加/减计数器84可具有可编程模式，其会以回路采样率通过对各个比较器+/-1 (正常)或 +/_2(高转换选项)而计数。换句话说，在“正常”运行期间，计数器46在DAC输出变化之 前可需要递增或递减两个值，基本上忽略计数器的LSB。在“高转换”运行期间，9位计数器 将有效地变成8位计数器。积分器80和加/减计数器84的组合作为双积分器运行，其提 供具有降低稳定性的ADC 100。然而，ADC 100可通过将数字零或极点零点对插入至反馈回 路的传递函数而变得更稳定。为了提供闭环稳定性，ADC 100可包括补偿模块104。补偿模块104可补偿反馈回 路中的双积分器相位移。补偿模块104可将零导入至闭环传递函数中。该补偿技术保持以 可控状态_空间调制的设计使得量化噪声最有效地成形为信号通带之上的频率。在一个实 施方案中，比较器102的输出可绕开加/减计数器84并且被加到加/减计数器84的输出 上。在另一实施方案中，补偿模块104可在1-0. 或ζ = +1/2向滤波器加零。尽管在 图5中被图示为将零插入至数字域中的反馈传递函数中，但类似的技术可用来将极点零点 对插入至模拟域中的反馈传递函数中，例如，在输出92A和92B处积分器80和比较器102 之间。ADC 88包括负反馈回路，该回路包括多位DAC 86。反馈回路以稳定的方式连续地 循环，由多位DAC 86将输入信号88和重建信号96之间的误差累加。反馈回路通过将DAC 输出在输入信号之上和之下循环而将此积分归零。具体地，当DAC输出96在输入信号88之上时，反馈回路驱使误差的积分朝向零减少。同样地，当DAC输出96在输入信号88之下 时，反馈回路驱使误差的积分朝向零增加。因此，随时间的过去，正和负DAC反馈被施加以 便平衡重建信号96和输入信号88之间的累加误差(累加的差分)。在一个实施方案中，多位DAC 86可包括电荷再分配电容式DAC (CAPDAC)。CAPDAC 包括多个电容器。在一个实施方案中，多个电容器可以两个二进制加权型CAPDAC阵列的方 式配置最高有效位(MSB)阵列和最低有效位(LSB阵列)。CAPDAC阵列可以，例如，被划分 为用于MSB阵列的5位电容器阵列和用于LSB阵列的3位电容器阵列。5位MSB电容器阵 列可以例如包括一组31个电容器，并且3位电容器可包括一组7个电容器。两个二进制加 权型阵列可通过一个级间电容器(IS)连接。D/A输出电压可理想地计算为<formula>formula see original document page 13</formula>
其中bi和Ci是各个MSB (i = 0:4)或LSB (i = 5:7)位的数字二进制和加权电容 器值。CAPDAC可以多种其他的方式形成。例如，CAPDAC可包括许多不同的分裂阵列或具有 不同位数的各个阵列。可选地，CAPDAC可以不是分裂阵列，而是纯二进制加权阵列。上述 的CAPDAC仅作为可用于ADC 100中的CAPDAC的类型的实例来描述。为了提高多位DAC 86的反馈的线性度、噪声和分辨率，以及因此提高ADC100的总 线性度、噪声和分辨率，多位DAC86可包括位误差均分(BEA)模块106。BEA模块106可特别 地用于夺获检测(CD)通道，在该通道中差分非线性(DNL)误差可更严格。BEA模块106可 动态地选择应用MSB阵列和LSB阵列的哪一电容器来表示位。例如，BEA模块106可动态地 选择应用MSB阵列和LSB阵列的哪一电容器来表示位，使得每个电容器的活性时间(active time)随着时间变化达到平均值。在一个实施方案中，BEA模块106可用每个新DAC值重新 选择不同的有源电容器(active capacitor) 0可选地，BEA模块106可以较慢的速度，例 如，每两个或三个新DAC值选择不同的有源电容器。以此方式，由电容器产生的误差，例如， 由电容器之间的物理差异或性能差异所引起的误差，随时间变化而达到平均值。如上所述，DAC 86的输出是输入信号88的重建表示，并且其作为负反馈被施加于 积分器80。DAC 86以稳定的方式提供连续反馈以将输入信号88和重建信号96之间的误 差累加。如本文所述，DAC的分辨率高于量化器的分辨率，这在图5中图示的实例中由比较 器102来实现。因此，在图5中图示的实施例中，量化器是驱动DAC 86的一位比较器，DAC 86是多位DAC(例如，6位、7位、8位或9位DAC)。然而，在其他的实施方案中，量化器可由 多位(例如，2位量化器)来实现，其具有比多位DAC 86低的分辨率。如上所述，此配置提 供了较高分辨率DAC反馈的益处。数字信号90还输出至处理器(例如，图3的处理器64)用于监测患者的状况和/ 或控制对患者的治疗的递送。例如，在图3中图示的IMDlO的实施方案中，数字信号可输出 至处理器64以确定是否需要治疗的递送，诸如按需起搏或心律失常终止。处理器64可以， 例如，分析数字信号以确定患者是否正发生心律失常，并且当检测到心律失常时控制治疗 递送模块66以递送一个或更多个脉冲。因此，在示例性的实施方案中，处理器64包括DSP。在将数字信号90输出至处理器之前，数字滤波器和降采样(downsample)模块108 过滤并降采样数字信号90。此操作通过过滤掉数字数据流中的较高频量化噪声来增加有效转换器分辨率。同时，模块108降低数字数据流的采样率。数字滤波器和降采样模块108 的结构可以根据使用ADC 100感知的信号而变化。在使用ADC 100来感知心房和/或心 室信号的实例中，数字滤波器和降采样模块可包括(1)当在32KHz运行时将两次采样平均 的总和滤波器(summation filter)或在16KHz下运行时的2X倍增器，(2)无限冲击响应 (IIR) 一阶低通数字滤波器，其心房通道的拐角频率为约60Hz，左/右心室通道的拐角频率 为约88Hz ；以及(3)将下降至输出采样率(例如，IKHz或256Hz)的信号总和的SYNC滤波 器。对于其他感知信号，数字滤波器和降采样模块108可稍有不同。对于夺获检测(CD)通 道，数字滤波器和降采样模块108可包括具有579Hz带宽的二阶IIR滤波器，该滤波器与末 级输出sync滤波器的488Hz带宽合并从而得到399Hz的_3dB频率。基于被感知的信号类 型和/或处理器的所需输出特性，数字滤波器和降采样模块108可包括与上述不同的滤波 和降采样技术的配置。数字滤波器和降采样模块108可使用其他的滤波技术。例如，数字 滤波器和降采样模块108可使用有限冲击响应(FIR)技术，例如，Sync~2滤波器和抽取，紧 接着是两级半通FIR滤波器和抽取器。在过滤和降采样数字信号90后，标度和偏置模块109产生具有标准LSB定标的二 进制补码输出。然后标度和偏置模块109的输出被发送至处理器用于监测患者的状况和/ 或控制对患者的治疗的递送。在按需起搏的情况下，作为实例，处理器可分析数字信号以鉴 定固有去极化，例如，P-波或R-波。处理器可通过例如将数字信号或该数字信号的一阶导 数与阈值比较来鉴定固有去 极化。如果在预定时间段内没有鉴定到固有去极化，则处理器 控制治疗递送电路(图3)从而经电极22、24、26、34、36、38和/或46递送一个或更多个起 搏脉冲。另外，在一些实施方案中，IMD 10提供夺获检测。在这些实施方案中，如图2和3 中所示，处理器监测经IMD外罩之上或之内的电极92和⑶通道接收的ECG，以检测在递送 起搏脉冲后的短间期内心脏的起搏去极化，表明递送的起搏脉冲将心脏“夺获”。处理器可 通过例如将数字信号或该数字信号的一阶导数与阈值比较来检测起搏去极化。如果起搏脉 冲夺获心脏，则处理器可控制治疗递送模块以减少随后起搏脉冲的振幅。如果起搏脉冲不 能夺获心脏，则处理器可控制治疗递送模块以增加起搏脉冲的振幅。以此方式，处理器可将 起搏脉冲振幅保持在夺获心脏所需的最小值附近，从而节省了电源72 (图3)。此外，在一些实施方案中，IMD 10用作心复律器或除颤器。在这些实施方案中，处 理器可基于使用上述的技术在ECG内检测到的固有去极化的频率来检测心律失常。响应于 检测到心律失常，处理器可控制治疗递送模块66，以便经电极22、24、26、34、36、38和/或 46递送心脏复律或除颤脉冲。图6是图示说明根据本公开的技术的另一实例A-EADC 110的图，其中多位 CAPDAC 112被复位。具体地，CAPDAC 112被复位使得复位对积分器80的影响基本上被减 小或消除。A-EADC 110的操作在其它方面基本上类似于图5的ADC 100。如上所述，CAPDAC 112包括多个电容器，这些电容器可被配置成一个或更多个电 容器阵列。在一个实施方案中，多个电容器可被配置成两个二进制加权型CAPDAC阵列最 高有效位(MSB)阵列和最低有效位(LSB阵列)。CAPDAC阵列可以，例如，被划分为包括一 组31个电容器的5位MSB阵列，和包括一组7个电容器的3位LSB阵列。然而，可使用具 有不同位数划分和/或不同组的电容器的阵列。两个二进制加权型阵列可通过一个级间电容器(IS)连接。CAPDAC输出电压可使用等式来估算
<formula>formula see original document page 15</formula>其中bi和Ci是各个MSB(i = 0:4)或LSB(i = 5:7)位的数字二进制和加权电 容器值。如上所述，用来执行数模转换的MSB阵列和LSB阵列的电容器可被旋转以提高 CAPDAC112的反馈的线性度、噪声和分辨率。换句话说，MSB阵列和LSB阵列中选择的电容 器的组合被旋转使得各个电容器的活动时间与均值相匹配，例如，至1 %内。以此方式，由电 容器导入的误差达到平均值。CAPDAC112可偶尔被复位用于校准目的以增加CAPDAC 112输出的精度。CAPDAC 112复位的频率可影响由ADCllO所消耗的功率量，以及影响CAPDAC输出的位精度。复位 CAPDAC 112消耗IMD的一部分有限能源。因此，CAPDAC112复位越频繁，ADCllO消耗越多 的电力。然而，CAPDAC 112复位的次数越少，例如，由于泄漏引起的电容电荷的损失造成 CAPDAC输出的位精度中的误差越大。在一个实施方案中，CAPDAC112可以IkHz 4kHz的 频率复位。例如，当反馈回路的运行频率为16kHz时，在IkHz复位的情况下CAPDAC112可 在16次电容再分配后被复位，并且在4kHz复位的情况下CAPDAC 112可在4次电容再分配 后被复位。在这些实例中，ADC 110的运行频率比CAPDAC112复位的速率至少快4倍。以 比反馈回路的运行频率低的频率复位CAPDAC 112可进一步节省能源。然而，有限能源的节 省的代价是精度稍有损失。因此，在一些情况下，CAPDAC 112可以与运行频率(即，时钟频 率)相同的频率复位。CAPDAC 112复位的速率可取决于CAPDAC 112中使用的电容器的尺 寸。一般来说，较大的电容器需要较低的复位频率。CAPDAC 112可接收激活CAPDAC 112复位的复位信号。例如，复位信号可以是以上 述的频率，例如IkHz或4kHz驱动的时钟脉冲。响应于该复位信号，开关S1可将CAPDAC112 的输出从积分器80的负反馈输入切换至假负载114。在复位期间CAPDAC 112持续与假负载 114连接。将CAPDAC112与积分器80的负反馈输入断开使CAPDAC能够正确地复位而不影 响积分器80的输入。假负载114模拟电容器C1和积分器80的电容性负载的电容。在图6 中图示的实例中，假负载114由平行连接的电容器(2和(3组成。电容器(2可以是与电容器 C1具有相同尺寸的电容器，并且电容器C3与积分器80的输入具有大致相同的电容。在其他 实施方案中，不同数目的电容器或不同配置的电容器可用来形成假负载114。将CAPDAC112 与假负载114连接确保CAPDAC 112复位为ADC 110的基准电压(例如，1. 2V)。在其他实 施方案中，CAPDAC112可复位接地或至0V。在CAPDAC 112复位期间，连续时间积分器80持续地累加输入信号88和重建信号 96之间的差分。如果在复位期间CAPDAC 112连接到积分器80的负反馈输入，则差分将错 误地波动。因此，ADC 110包括与积分器80的负输入耦合的采样和保持电容器C1以提高累 加输出的精度。采样和保持电容器C1暂时将积分器80的负输入保持在与复位之前CAPDAC 112的输出的前值(例如，立即值)大致相等的值。具体地，开关S1从电容器C1断开，使积 分器80的负输入与C1上储存的电压耦合。正常运行期间C1通过S1与CAPDAC 112的输出 连接。在一个实施方案中，采样和保持电路114可使用400fF电容器将积分器80的负输入保持在CAPDAC 112的输出的大致终值持续2μ s。以此方式，积分器80持续运转，不受电容器复位影响。CAPDAC 112复位后，CAPDAC112的电压被再分配在CAPDAC112的多个电容器中，从 而将CAPDAC112的输出设置回以前的8位码，例如，在复位前CAPDAC 112被立即设置的8位 码。例如，复位可发生在加/减计数器84的保持时间的中段期间，此时，CAPDAC112被设置 回与加/减计数器84的数字值相对应的码。在执行再分配和CAPDAC 112稳定后，开关S1 将CAPDAC112的输出切换回积分器80的负输入。积分器80可察觉到由于在自上次复位起 经过的时间内累加的CAPDAC112的输出上的泄漏电流所导致的复位前后电压的微小变化 (delta)。在IkHz复位速率时，可在Ims内累加电压的微小变化。作为另一实例，对于4kHz 复位速率，可在250 μ s内累加电压的微小变化。在标准泄漏电流为30ρΑ的CAPDAC的输出 上采用27pF电容器，电压变化应该小于1. 1 μ V。图7是图示说明根据本公开的技术设计的Δ - Σ ADC诸如图3的ADC 62之一的 运行实例的流程图。ADC 62从至少一个传感器接收模拟输入信号(120)。在一个实施方案 中，ADC 62接收表示患者的生理参数的模拟输入信号。ADC 62将模拟输入信号和模拟输入 信号的重建表示之间的差分累加(122)。如将进一步详述的，重建表示在来自DAC的负反 馈输入被接收。在一个实施方案中，ADC 62可将差分累加并产生具有相等幅值但具有相反 极性(例如，为180度相位差)的两个信号的差分输出。如上所述，差分输出可提供几个优 点οADC基于累加的差分产生控制信号(124)。在一个实施方案中，ADC 62包括比较 器102，当差分信号表明累加误差为正，发出一般来说，输入信号88大于重建信号96的信号 时，该比较器102输出等于+1的控制信号。当差分信号表明累加误差为负，发出一般来说， 输入信号88小于重建信号96的信号时，比较器102输出等于_1(或0)的控制信号。以此 方式，比较器确定输出差分的符号，即，累加的差分为正或为负。在其他的实施方案中，ADC 62可包括多位量化器，该量化器不仅确定差分的符号，S卩，差分为正或为负，还确定差分的 幅值。然而，量化器的分辨率越高，电路变得越复杂，并且消耗的功率越多。ADC 62根据控制信号调节加/减计数器84的数字值(126)。例如，在1位比较器 的情况下，当输出为+1时加/减计数器84递增。并且当输出为-1 (或0)时递减。加/减 计数器84的数字值表示模拟输入信号的数字表示。ADC 62包括多位DAC 86，DAC 86使用加/减计数器84的数字值生成输入信号88 的重建表示(128)并且将该重建信号提供给积分器(130)。DAC 86以稳定的方式提供连续 反馈从而将输入信号和重建信号之间的误差累加。根据本公开的一个方面，DAC 86的分辨 率高于量化器82的分辨率。例如，在一个实施方案中，DAC的分辨率可包括为量化器的分 辨率的至少4倍的位数。例如，量化器包括驱动加减计数器的一位比较器，然后其驱动8位 反馈DAC。此配置提供了上面所述的较高分辨率DAC反馈的益处。ADC 62可在生成和提供反馈同时过滤数字值(132)并且降采样数字值(134)用 于输出至处理器64。因为ADC 62的反馈回路可以在比数字信号输出至处理器的频率高的 频率下运行，因此降采样可能是需要的。在一个实施方案中，ADC的反馈回路可具有16kHz 或32kHz的运行频率，而数字信号输出至处理器的频率可以是1kHz。换句话说，ADC的反馈 回路以为数字信号输出的速率的约16或32倍将输入信号88和重建信号96之间的误差累力口。但是，相对于较低分辨率DAC的实施方案，多位DAC提供的高分辨率反馈可进一步提供较低过采样比的优点，即，反馈回路的运行频率较低。在过滤和降采样数字信号90后，ADC 62可产生具有标准LSB定标的二进制补码 输出(136)并且将该二进制补码输出发送至处理器用于监测患者的状况和/或控制对患者 的治疗的递送(138)。在按需起搏的情况下，作为实例，处理器可分析数字信号以鉴定固有 去极化，并且当在预定时间段内没有鉴定到固有去极化时，递送一个或更多个起搏脉冲。图8是图示说明根据在此所述的技术将反馈CAPDAC复位的ADC、诸如图6的ADC 110之一的运行实例的流程图。ADCllO接收指示需要复位CAPDAC 112的复位信号(140)。 ADC 110可偶尔被复位用于校准目的以增加CAPDAC112输出的精度。在一个实施方案中， CAPDAC 112可以IkHz 4kHz的频率复位。例如，当反馈回路的运行频率为16kHz时，在 IkHz复位的情况下CAPDAC 112可在16次电容再分配后被复位，并且在4kHz复位的情况下 可在4次电容再分配后被复位。在接收到复位信号时，ADCllO将CAPDAC 112的输出从积分器80的输入切换至模 拟C1的电容和积分器80的电容的假负载(142)。该切换还导致积分器80的输入不再接收 CAPDAC 112的输出，而是接收采样和保持电容器C1上保持的电压。电容器C1由此向积分 器80提供与CAPDAC 112的输出的终值大致相等的输入。CAPDAC被复位(144)。在CAPDAC 112的复位期间，CAPDAC 112的输出暂时与假 负载连接使得CAPDAC被正确地复位为准确的共模电压(例如，1.2V)。在复位CAPDAC 112 后，CAPDAC112的电容在CAPDAC 112的多个电容器之间再分配从而将CAPDAC112的输出设 置回复位前的最后一个8位码(146)。执行再分配并稳定后，开关SJf CAPDAC 112的输出 切换回积分器80的负输入(148)。以此方式，CAPDAC被正确地复位为准确的共模电压(例 如，1. 2V)而不影响积分器80的输入。已经说明了各个实施方案。然而，本领域普通技术人员将认识到对所述的实施方 案可作出各种修改。例如，尽管主要参照一阶A-EADC进行说明，但本公开的技术可以 任意高阶A-EADC来实现。作为另一实例，尽管主要参照心脏起搏器或起搏器-心复律 器-除颤器进行说明，但可递送任意类型的治疗或不递送治疗的任意可植入医疗装置可采 用在此所述的用于模数转换的技术。此外，在一些实例中，由ADC产生的数字信号仅被分析用于患者监测，而不用于控 制向患者递送的治疗。另外，在一些实施方案中，根据该技术由IMD的ADC产生的数字信号 被IMD储存和/或例如经遥测术传输至另一装置用于后续的分析。而且，该技术不限于其中模拟输入信号为ECG或甚至为经电极接收的信号的实施 方案。在其他实施方案中，ADC可从任意类型的传感器或换能器接收信号。作为例子，ADC 可接收EEG;肌电图(EMG)；压力信号诸如心内、血管内或颅内压力信号；可指示导线功能、 呼吸率或肺充血的阻抗信号；温度信号；化学信号诸如葡萄糖浓度或PH ；指示患者运动或 相对于重力的位置的加速计信号；或可指示打鼾或呼吸暂停的声音信号。另外，ADC可接收 非生理信号诸如环境温度或压力。这些信号可接收自已知能够产生作为上述生理和非生理 参数的函数变化的信号的任意电极、换能器或传感器。
权利要求
一种可植入医疗装置，包括用于生成模拟输入信号的设备；用于将所述模拟输入信号转换为数字信号的设备，其中所述转换设备包括用于基于所述模拟输入信号和所述模拟输入信号重建之间的累加差分以第一分辨率产生控制信号的设备，用于根据所述控制信号调节数字值的设备，以及用于基于所述数字值以第二分辨率生成所述模拟输入信号重建的设备，其中所述第一分辨率小于所述第二分辨率；以及用于分析来自所述转换设备的所述数字信号的设备。
2.如权利要求1所述的装置，其中所述用于生成模拟输入信号的设备包括产生所述模拟输入信号的至少一个传感器； 所述用于转换模拟输入信号的设备包括将所述模拟输入信号转换为数字信号的至少 一个Δ - Σ模数转换器(ADC)，并且进一步地，其中所述用于产生控制信号的设备包括基于所述模拟输入信号和所述模拟输入信号重建 之间的累加差分产生控制信号的量化器；所述用于调节数字值的设备包括根据所述控制信号调节数字值的加/减计数器；以及 所述用于生成模拟输入信号重建的设备包括基于所述加/减计数器的所述数字值生 成所述模拟输入信号重建的数模转换器(DAC)，其中所述量化器的分辨率小于所述DAC的 分辨率；以及所述用于分析的设备包括接收来自所述Δ - Σ ADC的所述数字信号的处理器。
3.如权利要求2所述的装置，其中所述DAC的分辨率包括为所述量化器的分辨率的至 少4倍的位数。
4.如权利要求2所述的装置，其中所述量化器包括具有1位分辨率的比较器。
5.如权利要求4所述的装置，其中所述DAC具有至少6位分辨率。
6.如权利要求2所述的装置，进一步包括将数字零和极点零点对之一导入至由所述 DAC形成的反馈环路的传递函数中的补偿模块。
7.如权利要求2所述的装置，进一步包括将所述模拟输入信号和所述模拟输入信号重 建之间的差分进行累加并将所述累加的差分提供给所述量化器的连续时间Gm/C差分积分 器，其中所述量化器包括差分输入量化器。
8.如权利要求2所述的装置，其中所述处理器基于来自所述Δ-Σ ADC的所述数字信 号控制对患者的治疗的递送。
9.如权利要求8所述的装置，其中所述处理器基于来自所述A-EADC的所述数字信 号确定固有去极化是否发生在时间间期内，并基于所述确定将所述治疗递送给所述患者。
10.如权利要求2所述的装置，其中所述传感器生成表示被感知的患者的生理参数的 模拟输入信号。
11.如权利要求1所述的装置，其中所述可植入医疗装置包括心脏起搏器、心脏除颤 器、电神经刺激器、可植入药物递送装置和监测装置之一。
12.如权利要求1所述的装置，其中所述第二分辨率包括为所述第一分辨率至少4倍的 位数。
13.如权利要求12所述的装置，其中所述第一分辨率为1位分辨率，并且所述第二分辨 率为至少6位分辨率。
14.如权利要求1所述的装置，进一步包括用于将数字零和极点零点对之一导入至由 所述用于生成模拟输入信号重建的设备形成的反馈环路的传递函数中的设备。
15.如权利要求1所述的装置，进一步包括用于在连续时间中将所述模拟输入信号和 所述模拟输入信号重建之间的差分进行累加的设备，其中所述累加设备将累加的差分信号 输出至所述用于产生控制信号的设备的差分输入。
全文摘要
大体上，本公开描述了减少可植入医疗装置(IMD)内的功耗的技术。植入在患者体内的IMD可具有意图持续数年的有限的功率源。为了提高设备的寿命，IMD的感知和治疗电路被设计成加入模数转换器(ADC)，该转换器以相对低的运行频率提供相对高的分辨率输出，并且以相对低的功耗来完成此过程。根据在此所述的技术设计的ADC采用分辨率比用于负反馈的数模转换器(DAC)低的量化器。此配置提供了较高分辨率DAC反馈而不必使用导致高功耗的高过采样比的益处。该技术还避免在∑-Δ环路内使用高分辨率闪烁型ADC以及高分辨率闪烁型ADC相关的高功耗。
文档编号H03M3/04GK101820946SQ200880111842
公开日2010年9月1日 申请日期2008年7月25日 优先权日2007年9月26日
发明者J·A·安德森, M·A·弗里甘德, M·B·泰瑞, M·W·海茵克斯 申请人:麦德托尼克公司