用于限制非镜像电流的方法及其电路的制作方法

专利名称：用于限制非镜像电流的方法及其电路的制作方法
技术领域：
本发明通常涉及半导体部件，尤其是涉及保护电路不受过电流。
背景技术：
电信、网络和计算机应用常常需要插入配备电池的系统并从附件移除配备电池的 系统的能力。在这些操作期间，不希望有的短路情况可能出现在连接器上，导致峰值振幅的 几安培的电流，这可能损坏电路和电池。为了防止这样的有害效应，保护电路耦合到连接器 接口并具有控制功率MOSFET开关的电流限制能力，供电电流通过该功率MOSFET开关传送。由于需要大量的部件以将电流限制到特定水平的方式来控制功率MOSFET开关， 现有的电流限制器具有高成本的缺点。此外，由于在将分立的功率MOSFET耦合到集成电路 中内在的缺陷，限制电流流动的集成电路技术的使用不适合于用在分立的功率MOSFET上。 例如，图1示出现有技术的电流限制电路10，其中开关12耦合到集成电路14。应注意，开 关12是分立的元件，而集成电路14是单片集成电路。换句话说，开关12和集成电路14由 两个分离的硅基底制造。开关12包括具有源极、漏极和栅极的功率MOSFET 16。集成电路 14包括MOSFET 20和22、电阻器24、26和28、放大器30、比较器32以及电荷泵34。与使用 设计成适合于分立的功率器件的半导体工艺制造的功率MOSFET 16不同，MOSFET 20和22 使用设计成适合于集成电路的工艺被制造。MOSFET 20具有通过电阻器24耦合到输入节点 36的漏极、通过电阻器26耦合到地电位的源极、以及耦合到放大器30的输出的栅极。放大 器30具有耦合成接收参考电位Vkef的输入和耦合到MOSFET 20的源极的输入。比较器32 的一个输入耦合到MOSFET 20的漏极，而另一输入耦合到MOSFET 22的漏极和电阻器28的 一个端子。电阻器28的另一端子耦合到输入节点36。比较器32的输出连接到电荷泵34 的输入，而电荷泵34的输出连接到MOSFET 22的栅极。MOSFET 22的源极连接到输出节点 38。输出电压Vqut出现在输出节点38。开关12和集成电路14安装到支撑结构例如印刷电路板上，且功率MOSFET 16的 漏极和源极分别耦合到输入节点36和输出节点38，以及功率MOSFET 16的栅极连接到 MOSFET 22的栅极。因此，电荷泵34的输出共同连接到功率MOSFET 16和MOSFET 22的栅 极，且MOSFET 22和功率MOSFET 16的源极连接在一起。在工作中，放大器30与M0SFET20、电阻器24和26、输入节点36处的输入电压Vin 以及参考电压Vkef结合在比较器32的一个输入处产生电压V1。功率MOSFET 16和MOSFET 22配置为电流镜，例如当功率MOSFET 16接通并传导电流时电流I1流经MOSFET 16，当功率 MOSFET 22接通并传导电流时镜像电流Iim流经M0SFET22。与电阻器28和电压Vin结合出 现在输入节点36处的镜像电流Iim在比较器32的另一输入节点处产生参考电压V2。如果 镜像电流Iim在安全工作范围之外，则电压V2将小于电压V1且比较器32产生禁用电荷泵34 的输出信号。禁用电荷泵34关断了功率MOSFET 16和MOSFET 22，从而限制了电流I1和镜 像电流Iim的水平。如果镜像电流Iim在安全工作范围内，则电压V2将大于电压V1且比较器 32产生启动电荷泵34的输出信号。启动电荷泵34维持功率MOSFET 16和MOSFET 22接
4通，并传导电流I1和镜像电流I1M。此电路配置的缺点是，功率MOSFET 16和MOSFET 22由 不同的硅基底制造，因而镜像电流Iim与电流I1不匹配。此失配在来自电流镜电路的信号 中以及因而在来自电流限制电路的信号中引入不准确性，这可导致过电流情况，该过电流 情况可能灾难性地损坏开关12、集成电路14或两者。使用相同的基底和相同的制造工艺来 制造开关12和集成电路14的缺点是，工艺要求由功率MOSFET 12设定。使用设计成适合 于功率MOSFET 16的制造工艺来制造MOSFET 20和22降低了其性能，使它们在电流限制应 用中不适合。因此，有电流限制电路和用于限制电流的方法将是有利的，该电路和方法包括使 用不同工艺流程制造的半导体部件的使用，而没有理想的电流匹配。该电路和方法实现起 来有时间和成本效益将是进一步有利的。


结合附图理解，从下面的详细描述的阅读中将更好地理解本发明，在附图中相似 的参考符号表示相似的元件，且其中图1是现有技术的电流限制电路的电路图；图2是根据本发明的实施方式的电流限制电路的电路图；图3示出来自图2的电流限制电路的开关在由封装材料封装之前的顶视图；图4示出根据本发明的另一实施方式在由封装材料封装之前适合于用在图2的电 流限制电路中的开关；以及图5是根据本发明的另一实施方式的电流限制电路的电路图。
具体实施例方式通常，本发明提供了用于限制半导体部件中的电流流动的方法和结构。根据本发 明的一个实施方式，用于防止电路遭受过电流的方法包括产生第一和第二电压，其中第二 电压使用非镜像电流产生。第一和第二电压彼此比较且比较电压响应于该比较而产生。非 镜像电流流动根据比较电压被阻止或维持流动。根据本发明的另一实施方式，用于限制非镜像电流的方法包括感测流经导线的非 镜像电流的电流电平，以及响应于非镜像电流电平来操作电荷泵。根据本发明的另一实施方式，提供了包括具有控制电极和载流电极的晶体管的电 流限制电路。电线耦合到载流电极之一。比较器的输出通过电荷泵耦合到晶体管的控制电 极。比较器的一个输入耦合到晶体管的载流电极，该载流电极耦合到电线，且比较器的另 一输入耦合成接收电压。优选地，键合线(bond wire) 114在大约25毫欧姆(πιΩ)和大约 30mΩ之间。图2是根据本发明的实施方式的电流限制电路100的电路图。在图2中示出的是 耦合到集成电路104的开关102。应注意，开关102是分立的元件，而集成电路104是单片 集成电路。换句话说，开关102和集成电路104由两个分离的硅基底制造。开关102包括 具有源极、漏极和栅极的功率MOSFET 106。功率MOSFET 106的漏极通过引线键合114耦 合到开关102的引线框引线108。简要地参考图3，功率MOSFET 106由半导体基底116形 成，并具有在表面上形成的漏极键合垫(bond pad) 118、源极键合垫121和栅极键合垫122。应注意，图3是开关102在由封装材料例如根据本发明的实施方式的模制复合物封装之前 的顶视图。为了完整起见，包括示出模制复合物在封装了半导体基底116以及引线框引线 108、109、110和112的部分之后的轮廓的虚线117。半导体基底16耦合到引线框标记(未 示出)。漏极键合垫118通过键合线114耦合到引线框引线108并通过键合线115耦合到 引线框引线109，源极键合垫121通过键合线125耦合到引线框引线110，以及栅极键合垫 122通过键合线126耦合到栅极引线112。MOSFET的漏极和源极也称为载流电极，而MOSFET 的栅极也称为控制电极。开关102的配置不是本发明的限制。例如，半导体开关可由垂直定向的半导体器 件组成。图4是根据本发明的另一实施方式的在被封装材料封装之前的开关102A的顶视 图，其中开关102A包括垂直定向的功率MOSFET 106A。作为例子，功率MOSFET 106A具有 从半导体基底116A的一个表面形成的漏极和栅极键合垫以及从半导体基底的相对的表面 形成的源极触头。漏极和栅极键合垫也可称为漏极和栅极触头。在图4中示出的是具有 与引线框标记或叶片接触的底侧源极的垂直定向的功率M0SFET，其中引线框引线的一部分 从模制复合物延伸并用作源极端子110A。因此，源极键合线是开关102A所没有的。与功 率MOSFET 106 —样，垂直定向的功率MOSFET 106A具有通过键合线114耦合到引线框引线 108并通过键合线115耦合到引线框引线109的漏极键合垫118以及通过键合线126耦合 到栅极引线112的栅极键合垫122。开关112A的电流限制操作类似于开关102的电流限制 操作。应注意，字母“A”被附加到参考符号102、106、110和116，以区分可能具有与垂直功 率MOSFET 106A的配置不同的配置的功率MOSFET 106的元件。再次参考图2，集成电路104包括M0SFET120、电阻器124和126、放大器130、、比 较器132以及电荷泵134。与使用设计成适合于分立的功率器件的半导体工艺制造的功率 MOSFET 106不同，MOSFET 120使用设计成适合于集成电路的工艺被制造。MOSFET120具有 通过电阻器124耦合到引线框引线108的漏极、耦合成通过电阻器126接收工作电位源Vss 的源极、以及耦合到放大器130的输出的栅极。作为例子，工作电位源Vss是地电位。引线 框引线108用作开关102的输入/输出节点。引线框引线108连接到电流限制电路100的 输入节点136，输入电压Vin在输入节点136被接收到。放大器130具有耦合成接收参考电 位Vkef的输入和耦合到MOSFET 120的源极的输入。比较器132的一个输入耦合到MOSFET 120的漏极，而另一输入通过引线框引线109和键合线115耦合到功率MOSFET 106的漏极 和漏极键合垫118。键合垫118通过键合线114耦合到引线框引线108。比较器132的输 出连接到电荷泵134的输入，而电荷泵134的输出连接到功率M0SFET106的栅极引线112。 栅极引线112通过键合线126耦合到栅极键合垫122。功率MOSFET 106的源极通过键合 线125连接到引线框引线110 (在图2和3中示出)。引线框引线110连接到电流限制电路 100的输出节点138，输出电压Vqut在输出节点138被提供。图5是根据本发明的另一实施方式的电流限制电路150的电路示意图。在图5中 示出的是被封装为多芯片模块的功率MOSFET 106和集成电路104，其中引线框引线109和 112分别用键合垫109A和112A代替。功率MOSFET 106和集成电路104装配到支持基底并 被封装在模制复合物内。因此，从功率MOSFET 106的漏极检测的信号和传输到功率MOSFET 106的栅极的信号在封装的电流限制电路150的内部。在工作中，放大器130与MOSFET 120、电阻器124和126、输入节点136处的输入
6电压Vin、参考电压Vkef以及工作电位Vss结合在比较器132的一个输入处产生电压VA。更特 别地，当电压Vkef和Vin具有使得MOSFET 120接通并传导漏极电流1_的值时，电压Va出现 在比较器132的一个输入处。电压Va可由等式1 (EQT. 1)、等式2 (EQT. 2)或等式3 (EQT. 3) 给出为VA=ν +T vSS χ 120* RI26+VDS120EQT. 1
VA= V-T vIN χ 120^ R124EQT. 2
VARi 26 * VrefEQT. 3其中R124是电阻器124的电阻值；R126是电阻器126的电阻值；Im20 是 MOSFET 120 的漏极电流；Vkef是参考电压；Vds120是MOSFET 120的漏极到源级电压；以及Vss是工作电位的源极。当电压Vkef和Vin具有使得MOSFET 120关断且为非传导的值时，电压Va实质上等 于输入电压VIN。当电压Vin和功率MOSFET 106的栅极处的电压具有使得MOSFET 106接通并通过 键合线114传导在电流规范内的非镜像电流IBW114的值时，电压Vb出现在比较器132的 另一输入处并可由方程4(EQT. 4)给出Vb = Vin-Ibwii4 * Rwbii4EQT. 4其中Rwbii4是键合线114的电阻值；以及Ibwu4是流经键合线114的非镜像电流。因为非镜像电流Ibwii4在规定的设计值内，电压Vb大于或高于电压Va，且比较器 132产生用作电荷泵134的输入信号的输出信号。响应于来自比较器132的输出信号，电荷 泵134产生用作功率MOSFET 106的栅极电压的输出信号，该输出信号足以使功率MOSFET 106接通。应注意，比较器132具有高输入阻抗，因此实质上零电流流经引线框引线109和 键合线115，且非镜像电流Ibwii4是功率MOSFET 106或功率MOSFET 106A的漏极电流。当非镜像电流Ibwii4超过设计规范时，电压Vb小于或低于电压Va，且比较器132产 生使电荷泵134产生在功率MOSFET 106的栅极处的电压的输出信号，该输出信号使功率 MOSFET 106关断。使功率MOSFET 106关断打开了从输入节点136到输出节点138的电流 路径，从而限制了沿着该路径流动的电流。虽然功率MOSFET 106和106A以及MOSFET 120被描述为η沟道M0SFET，应理解， 这不是本发明的限制。MOSFET 106禾口 106Α、MOSFET 120或功率MOSFET 106和106Α以及 MOSFET 120的组合可为ρ沟道MOSFETo当功率MOSFET 106或106Α是ρ沟道MOSFET时， 电流Ibwii4是源级电流，且通过MOSFET 120的电流是源级电流。到现在为止应认识到，提供了用于限制电流流动的电路和方法。电流限制电路的 优点是，它不依赖于使用电流镜像技术的电流匹配，因此可实现更精确的电流限制。这降 低了由于过电流情况引起的灾难性器件故障的机会。此外，根据本发明的实施方式的电路和方法允许包括多芯片部件的电路的制造，其中芯片使用不同类型的半导体工艺流程被制 造，例如，使用高功率工艺流程制造的半导体芯片和使用较低功率、较高性能集成电路处理 流程制造的半导体芯片。 虽然这里公开了某些优选实施方式和方法，从前述公开中对本领域技术人员将明 显，可进行这样的实施方式和方法的变化和更改，而不偏离本发明的精神和范围。意图是本 发明应仅被限制到所附权利要求以及适用法律的法则和原则所需要的程度。
权利要求
一种用于防止电路遭受过电流的方法，包括产生第一电压；使用非镜像电流产生第二电压；响应于比较所述第一电压与所述第二电压而产生比较电压；以及根据所述比较电压阻止所述非镜像电流通过键合线的流动。
2.如权利要求1所述的方法，其中产生第二电压的所述步骤包括使非镜像电流通过所 述键合线流动。
3.如权利要求1所述的方法，其中阻止所述非镜像电流的流动的所述步骤包括根据所 述比较电压禁用电荷泵。
4.如权利要求1所述的方法，其中阻止所述非镜像电流的流动的所述步骤包括关断晶体管。
5.如权利要求1所述的方法，其中产生第一电压的所述步骤包括从第四电压减去第三 电压。
6.如权利要求5所述的方法，其中产生第一电压的所述步骤包括通过使电流通过第一 电阻流动而产生所述第三电压。
7.如权利要求6所述的方法，其中产生第二电压的所述步骤包括使所述非镜像电流通 过所述键合线流动。
8.如权利要求7所述的方法，还包括产生所述非镜像电流作为流经场效应晶体管的电流。
9.如权利要求8所述的方法，其中所述非镜像电流是漏极电流或源极电流之一。
10.一种用于限制非镜像电流的方法，包括 感测流经键合线的所述非镜像电流；以及 响应于所述非镜像电流而操作电荷泵。
11.如权利要求10所述的方法，其中响应于所述非镜像电流而操作电荷泵的所述步骤 包括使用所述非镜像电流来产生第一电压；比较所述第一电压与第二电压以产生比较信号；以及根据所述比较信号启动或禁用所述电荷泵。
12.如权利要求11所述的方法，还包括通过下列步骤产生所述第二电压 产生流经电阻器的偏置电流以产生第三电压；以及将所述第三电压从第四电压减去。
13.如权利要求11所述的方法，还包括通过下列步骤产生所述第二电压产生流经第一电阻器和第二电阻器以及漏极到源极电流路径的偏置电流；以及 增加工作电位源的电压、所述第一电阻器两端的电压降以及所述晶体管的漏极到源极 电压，其中工作电位源的电压、所述第一电阻器两端的所述电压降以及所述晶体管的所述 漏极到源极电压的总和用作所述第二电压。
14.如权利要求10所述的方法，还包括使用晶体管来产生所述非镜像电流。
15.如权利要求14所述的方法，其中所述晶体管是场效应晶体管，且所述非镜像电流 是所述场效应晶体管的漏极电流。
16.如权利要求14所述的方法，其中限制集成电路中的所述非镜像电流的所述步骤包 括关断所述场效应晶体管。
17.一种电流限制电路，包括第一晶体管，其具有控制电极以及第一载流电极和第二载流电极；电线，其具有第一端子和第二端子，所述第一端子耦合到所述第一载流电极；电荷泵，其具有输入和输出，所述输出耦合到所述控制电极；以及比较器，其具有第一输入和第二输入以及输出，所述第一输入耦合到所述第一晶体管 的所述第一载流电极和键合线的第一端子，所述第二输入耦合成接收电压，以及所述输出 耦合到所述电荷泵的所述输入。
18.如权利要求17所述的电流限制电路，其中所述导线是键合线。
19.如权利要求18所述的电流限制电路，进一步包括第一电阻器，其具有第一端子和第二端子，所述第一端子耦合到所述键合线的第二端子；第二晶体管，其具有控制电极以及第一载流电极和第二载流电极，所述第二晶体管的 所述第一载流电极耦合到所述第一电阻器的所述第二端子，所述控制电极耦合成接收参考 电压；第二电阻器，其具有第一端子和第二端子，所述第二电阻器的所述第一端子耦合到所 述第二晶体管的所述第二载流电极，而所述第二电阻器的所述第二端子耦合成接收工作电 位源；以及放大器，其具有第一输入和第二输入以及输出，所述第一输入耦合成接收参考电压，所 述第二输入耦合到所述第二晶体管的源极，以及所述输出耦合到所述第二晶体管的所述控 制电极。
20.如权利要求18所述的电流限制电路，还包括另一键合线，其中所述另一键合线将 所述比较器的所述第一输入耦合到所述第一晶体管的所述第一载流电极和所述键合线的 所述第一端子。
全文摘要
一种用于限制电流流动的电流限制电路和方法。电流限制电路包括具有控制电极和载流电极的晶体管。导线耦合到载流电极之一。比较器的输出通过电荷泵耦合到晶体管的控制电极。比较器的一个输入耦合到晶体管中耦合到导线的载流电极，而比较器的另一输入耦合成接收电压。优选地，导线是键合线。流经导线的电流设定出现在比较器的输入处的输入电压，比较器的该输入耦合到晶体管的载流电极。响应于在比较器的输入处的电压的比较，晶体管保持接通或它被关断。
文档编号H03K17/082GK101946412SQ200880127191
公开日2011年1月12日 申请日期2008年3月10日 优先权日2008年3月10日
发明者保罗·米格里瓦卡 申请人:半导体元件工业有限责任公司