专利名称：低泄露电压电平转换电路的制作方法
技术领域：
本发明一般地涉及集成电路(IC)设计，更具体地涉及电压电平转换 设计。
背景技术：
在典型IC芯片的深亚微米技术中，大大缩小了器件特征尺寸，如栅氧
化物厚度和沟道长度。为了与这样小的配置器件共同工作，电源电压不得
不减小，否则栅氧化物可能被击穿，晶体管沟道可能穿通。例如，对于90nm 技术，电源电压大约为l.OV。然而，在系统级，例如，在IC芯片外部，电 源电压仍然可以是2.5V或3.3V。为了使这样的深亚微米IC芯片适合工作 在高电压系统中，必须采用电压电平转换器以将外部高压信号转换为相应 的内部低压信号，并将内部低压信号转换为相应的外部高压信号。
图1为传统的低-高电压电平转换器100的示意图。该电压电平转换器 100包括一对PMOS晶体管112和116， 一对NMOS晶体管122和126， 以及反相器130。这些器件交叉锁存连接。具体地，PMOS晶体管112和 NMOS晶体管122在外部电源VCCH和地VSS之间串联，PMOS晶体管 116和NMOS晶体管126也同样如此。PMOS晶体管112的栅极连接到 PMOS晶体管116和NMOS晶体管126的共同漏极。PMOS晶体管116的 对册极连接到PMOS晶体管112和NMOS晶体管122的共同漏极。输入节点 IN连接到NMOS晶体管122的栅极，并通过反相器130连接到NMOS晶 体管126的栅极。输出节点OUT连接到PMOS晶体管116和NMOS晶体 管126的共同漏极。本领域技术人员将立即可以意识到从输入IN到输出 OUT来看电压电平转换器100的功能为两个串联的反相器。例如，当输入
6节点IN为逻辑高时，NMOS晶体管122和PMOS晶体管116开启，NMOS 晶体管126和PMOS晶体管112关断，从而输出节点OUT将为逻辑高。然 而，输入节点IN在内部电压介于VSS和低于VCCH的VCCL之间时工作， 同时输出节点OUT在外部电压介于VSS和VCCH之间时工作。PMOS晶 体管112和116以及NMOS晶体管122和126，暴露在VCCH中，为高压 晶体管，具有厚栅氧化物等。反相器130，仅暴露在VCCL，由具有薄栅氧 化物等等的低压晶体管组成。适当调整NMOS晶体管122和126的阈值电 压，电压电平转换器100能够达到大约VCCL/2的电压转换点。在节点IN 为逻辑高或低的静态状态下，PMOS晶体管112或NMOS晶体管122的任 —个关断，类似地，任一PMOS晶体管116或NMOS晶体管126关断，没 有稳定导电电流流经电压电平转换器100。然而，在内部电压緩慢上升期 间，即，节点IN的电压介于VSS和标准VCCL之间，NMOS晶体管122 可以轻微开启，同时PMOS晶体管112仍然关断。有源电流将流过PMOS 晶体管112和NMOS晶体管122。类似地，在内部电压逐渐降低期间，有 源电流流过PMOS晶体管116和NMOS晶体管126。
另外， 一些现代存储器芯片采用节能模式。当内部电路为非功能状态 时，内部电压VCCL降低到仅足够维持存储器中的数据的电位。通过降低 电源电压，能够急剧减少芯片的功率损耗。即使核心电路在节能模式中能 够节省功率，但是传统的电压电平转换器可能会产生杂散电流。再参考图 1，电压电平转换器100的输出节点OUT通过高压NMOS晶体管142连接 到VSS。 NMOS晶体管142的栅极被信号POCH所控制，该信号POCH通 过电压检测电路(未示出)产生。当VCCL低于预定电压时，POCH为逻 辑高，因此NMOS晶体管142开启，并将节点OUT箝到VSS。这样做， 即使在内部电路不工作的情况下，输出电压仍然可以维持定值。
再参考图1，当节点OUT在VSS时，PMOS晶体管112开启。由于内 部电路不工作，节点IN可能浮动，刚好开启NMOS晶体管122。因此，在 节能模式期间，意外的有源电流可能流过PMOS晶体管112和NMOS晶体 管122,违背了节能的目的。
因此，需要一种具有最小化功率损耗的电压电平转换器。
发明内容
本发明公开了一种用于具有内部低压电源(VCCL)和外部高压电源 (VCCH)的集成电路系统的电压电平转换电路，该电压电平转换电路包 括第一和第二PMOS晶体管，每个具有连接到VCCH的源极，第一PMOS 晶体管的栅极连接到第二 PMOS晶体管的漏极，第二 PMOS晶体管的栅极 连接到第一 PMOS晶体管的漏极，第一 NMOS晶体管的源极连接到地 (VSS)，栅极连接到在VCCL和VSS之间摆动的第一信号，第一开关器 件连接到第一PMOS晶体管的漏极和第一NMOS晶体管的漏极之间，其中 第一和第二PMOS晶体管都为高压晶体管，当VCCL低于预定电压电位时 第一开关器件关断，当VCCL高于预定电压电位时第一开关器件开启。
然而，本发明的结构和操作方法，及其附加的目的和有益效果从以下具体实施方式
的描述结合附图可以得到更好的理解。
附加并形成本说明书的部分的附图描述了本发明的具体方面。本发明， 以及本发明提供的元件和系统运行的更清楚的构思，参考示例性的，从而 是非限制性的附图中示出的实施例，将变得更加清晰，附图中相同的数字 (如果它们出现在多余一个图中)指示相同的元件。本发明参考一个或多 个附图结合此处提供的描述将得到更好的理解。 图1为传统的低-高电压电平转换器的示意图。 图2为根据本发明的第一实施例的低-高电压电平转换器的示意图。 图3为根据本发明的第二实施例的低-高电压电平转换器的示意图。 图4为根据本发明的第三实施例的低-高电压电平转换器的示意图。
具体实施例方式
本发明描述了能够使功率损耗最小化并允许较低的内部电压运行的电 压电平转换器。
图2为根据本发明的第一实施例的低-高电压电平转换器200的示意 图。电压电平转换器200基本也是从图1的电压电平转换器IOO改进的交
8叉锁存，不变的元件具有相同的参考标号。改进包括插入了两个开关器件
210和220，并增加了 NMOS晶体管242。开关器件210插入到PMOS晶 体管112和NMOS晶体管122之间，即，开关器件210连接到PMOS晶体 管112的漏极和NMOS晶体管122的漏极之间。PMOS晶体管112通过开 关器件210连接到NMOS晶体管122。此处术语"连接"意思是直接连接 或通过其他的元件连接，但是增加的另外的元件支持电路功能。类似地， 开关器件220插入到PMOS晶体管116和NMOS晶体管126之间，即，开 关器件220连接在PMOS晶体管116的漏极和NMOS晶体管126的漏极之 间。PMOS晶体管116通过开关器件220连接到NMOS晶体管126。
当VCCL低于如背景技术部分所述的正常值(内部节能模式)时，开 关器件210和220完成的功能是阻断VCCH和VSS之间的泄漏通道。PMOS 晶体管U2和NMOS晶体管122构成一个泄漏通道，PMOS晶体管116和 NMOS晶体管126构成另一个泄漏通道。在内部节能模式下，这些晶体管 中的一些可能没有完全关断。当内部电路正常运行时，即，VCCL在其设 计的电压范围内时，开关器件210和220将开启，从而电压电平转换器200 将与图1的电压电平转换器100同样运行。
再参考图2,开关器件210和220分别通过高压NMOS晶体管212和 222实现。NMOS晶体管212和222的栅极连接到信号POCHB,该信号 POCHB从电压检测电路(未示出)产生。VCCH施加到电压电平转换器 200上，当VCCL低于电压转换点(VTP)时，即，内部电路为节能模式 时，电压检测电路将使信号POCHB产生逻辑低，其将关断NMOS晶体管 212和222。因此，电压电平转换器200在内部节能模式期间没有泄漏。电 压转换点，VTP,为内部电路的预定电压电平，并且0 < VTP < VCCL—MIN， 其中VCCL—MIN为VCCL的最小电压。当内部电压低于VTP时，内部电 路为节能模式，当内部电压高于VTP时，内部电路正常运行。
另一方面，随着VCCH施加到电压电平转换器200上，当VCCL高于 电压转换点(VTP)时，即，内部电路正常运行时，电压检测电路将使信 号POCHB产生逻辑高，其将开启NMOS晶体管212和222。因此，当内 部电压为正常运行模式时，电压电平转换器200正常工作。当然，当没有施加VCCH时，将没有任何泄漏问题。然后电压检测电路不需要为信号 POCHB产生任何限定电压电平。
这样，电压检测电路能够使用VCCH作为电源，并采用电压比较器比 较VCCL和预定VTP。当VCCL〈VTP时，电压检测电路输出逻辑低作为 信号POCHB。当VCCL 〉 VTP时，电压检测电路输出逻辑高作为信号 POCHB。再参考图2,由于NMOS晶体管212和222为高压晶体管，因此 信号POCHB的逻辑高为VCCH。电压检测电路的进一步的细节此处不需 要进行阐述，本领域技术人员将不难构造这样的电压检测电路。
再参考图2,高压NMOS晶体管242连接到输出节点OUT和VSS之 间。NMOS晶体管242的栅极被信号POCH所控制，该信号POCH与信号 POCHB互补。因此，当NMOS晶体管212和222关断时，NMOS晶体管 242将开启，这样节点OUT被j立到VSS。当NMOS晶体管212和222开启 时，NMOS晶体管242将关断，这样节点OUT通过电压电平转换器200 独立驱动。明显地，增加NMOS晶体管242是为了在内部电路为节能模式 时防止节点OUT浮动。
图3为根据本发明的第二实施例的低-高电压电平转换器300的示意 图。电压电平转换器300与图2的电压电平转换器200的不同之处在于高 压原生(Native ) NMOS晶体管312插入到NMOS晶体管212和NMOS晶 体管332之间，另一个高压原生NMOS晶体管322插入到NMOS晶体管 222和NMOS晶体管336之间。原生NMOS晶体管是指那些不接收阈值电 压调整植入的晶体管，因此这些原生NMOS晶体管的阈值电压接近于零伏。 NMOS晶体管212和222对于电压电平转换器300为如上所述的开关器件。 NMOS晶体管332和336分别与图2的NMOS晶体管122和126功能相同。 但是与NMOS晶体管122和126不同的是，NMOS晶体管332和336为低 压器件，即，它们具有薄栅氧化物和小的沟道长度等等。低压NMOS晶体 管332和336允许VCCL低于电压电平转换器100或200所需要的电平。 此处能够使用低压NMOS晶体管332和336的原因为原生NMOS晶体管 312和322。由于节点IN连接到原生NMOS晶体管312的栅极，所以与节 点IN的电平电压互补的VCCL电平电压施加到原生NMOS晶体管322上。因此，NMOS晶体管332和336的漏极不会暴露在高于VCCL的电压中。 本领域技术人员也可以替换地将原生NMOS晶体管312和322的栅极连接 到VCCL。
图4为根据本发明的第三实施例的低-高电压电平转换器400的示意 图。电压电平转换器400与电压电平转换器300的不同之处在于开关器件 和原生NMOS器件的位置互换了。再参考图4，原生NMOS晶体管312上 移到与PMOS晶体管112的漏极直接连接，原生NMOS晶体管322上移到 与PMOS晶体管116的漏极直接连接。在原生NMOS晶体管312和322屏 蔽了高压的情况下，开关NMOS晶体管412和422能够由低压晶体管组成。 相应地，开关NMOS晶体管412和422的^H言号POCLB也必须为〗氐压， 即，信号POCLB的电压电平介于VSS和VCCL之间。图4的POCLB和 图2和3的POCHB具有相同的逻辑值但是具有不同的电压电平。POCLB 在VSS和VCCL之间摆动，同时POCHB在VSS和VCCH之间摆动。本 领域技术人员将很容易对前述的电压检测电路进行改进，以产生POCLB 代替如上所述的POCHB。
返回参考图2、 3和4,在内部电压逐渐上升期间以及当内部电路为节 能模式，VCCL降到低于正常电压时，电压电平转换器中的开关器件执行 与切断VCCH和VS S之间的泄漏通道相同的功能。
虽然本发明对低-高电压电平转换器200、 300和400进行了描述，但 是技术人员将理解可以使用交叉锁存电路构造高-低电压电平转换器，尤其 是对于低-高和高-低电压转换器，切断泄漏通道的开关机制都是相同的。
以上所示提供了很多不同的实施例或用于执行本发明的不同特征的实 施例。描述了元件和方法的特定的实施例以清楚描述本发明。当然，这些 仅仅是实施例，不能作为对权利要求中描述的本发明的限制。
虽然本发明此处示出和描述了一个或多个特定的例子，然而其并不限 制于示出的细节，因为在不脱离本发明的精神的情况下并且在权利要求的 范围和等同范围内，可以做出不同的改进和结构变化。因此，如权利要求 所陈述的，较广地并且与本发明的范围一致地解释附加的权利要求是适当 的。
ii
权利要求
1、一种用于具有内部低压电源(VCCL)和外部高压电源(VCCH)的集成电路系统的电压电平转换电路，所述电压电平转换电路包括第一和第二PMOS晶体管，其每个的源极连接到VCCH，所述第一PMOS晶体管的栅极连接到所述第二PMOS晶体管的漏极，所述第二PMOS晶体管的栅极连接到所述第一PMOS晶体管的漏极；第一NMOS晶体管，其源极连接到地(VSS)，其栅极连接到在所述VCCL和所述VSS之间摆动的第一信号；以及第一开关器件，其连接到所述第一PMOS晶体管的漏极和所述第一NMOS晶体管的漏极之间，其中所述第一和第二PMOS晶体管都为高压晶体管，当所述VCCL低于预定电压电平时，所述第一开关器件关断，当所述VCCL高于所述预定电压电平时，所述第一开关器件开启。
2、 根据权利要求1所述的电压电平转换电路，其中所述第一 NMOS 晶 体管为高压晶体管。
3、 根据权利要求1所述的电压电平转换电路，其中所述第一开关器件 为高压NMOS晶体管，其源极连接到所述第一PMOS晶体管的漏极，其漏 极连接到所述第一NMOS晶体管的漏极。
4、 根据权利要求1所述的电压电平转换电路，还包括 第二NMOS晶体管，其源极连接到VSS,其栅极连接到与所述第一信号互补的第二信号，所述第二信号在所述VCCL和所述VSS之间摆动；以 及第二开关器件，其连接到所述第二 PMOS晶体管的漏极和所述第二 NMOS晶体管的漏极之间，其中，当所述VCCL低于预定电压电平时，所述第二开关器件关断， 当所述VCCL高于所述预定电压电平时，所述第一开关器件开启，其中所述第二NMOS晶体管为高压晶体管。
5、 根据权利要求1所述的电压电平转换电路，还包括第一原生NMOS晶体管，其漏极连接到所述第一开关器件，其源极连接到所述第一 NMOS 晶体管的漏极，其中所述第一NMOS晶体管为低压晶体管。
6、 根据权利要求5所述的电压电平转换电路，还包括 第二NMOS晶体管，其源极连接到所述VSS,其栅极连接到与所述第一信号互补的第二信号，所述第二信号在所述VCCL和所述VSS之间摆动； 第二原生NMOS晶体管，其源极连接到所述第二 NMOS晶体管的漏极；以及第二开关器件，其连接到所述第二PMOS晶体管的漏极和所述第二原 生NMOS晶体管的漏才及之间，其中所述第二NMOS晶体管为低压晶体管，当所述VCCL低于预定电 压电平时，所述第二开关器件关断，当所述VCCL高于所述预定电压电平 时，所述第一开关器件开启。
7、 根据权利要求1所述的电压电平转换电路，还包括第二原生NMOS 晶体管，其漏极连接到所述第一PMOS晶体管的漏极，其源极连接到所述 第一开关器件，其中所述第一NMOS晶体管为低压晶体管。
8、 一种用于具有内部低压电源(VCCL)和外部高压电源(VCCH) 的集成电路系统的电压电平转换电路，所述电压电平转换电路包括第一和第二PMOS晶体管，每个的源极连接到所述VCCH，所述第一 PMOS晶体管的栅极连接到所述第二 PMOS晶体管的漏极，所述第二 PMOS 晶体管的栅极连接到所述第一 PMOS晶体管的漏极；第一和第二 NMOS晶体管，所述第一 NMOS晶体管的源极连接到地 (VSS),其栅极连接到第一信号，所述第二NMOS晶体管的源极连接到 VSS，其栅极连接到与所述第一信号互补的第二信号，所述第一和第二信 号都在所述VCCL和所述VSS之间摆动；第一开关器件，其连接到所述第一 PMOS晶体管的漏极和所述第一 NMOS晶体管的漏才及之间；以及第二开关器件，其连接到所述第二PMOS晶体管和所述第二NMOS晶体管的漏极之间，其中所述第一和第二PMOS晶体管都为高压晶体管，当所述VCCL低 于预定电压电平时，所述第一和第二开关器件都关断，当所述VCCL高于 所述预定电压电平时，所述第一和第二开关器件都开启。
9、 根据权利要求8所述的电压电平转换电路，其中所述第一和第二 NMOS晶体管为高压晶体管。
10、 根据权利要求8所述的电压电平转换电路，其中所述第一和第二 开关器件为高压NMOS晶体管，所述第一开关器件的源极连接到所述第一 PMOS晶体管的漏极，所述第一开关器件的漏极连接到所述第一NMOS晶 体管的漏极，所述第二开关器件的源极连接到所述第二PMOS晶体管的漏 极，所述第二开关器件的漏极连接到所述第二NMOS晶体管的漏极。
11、 根据权利要求8所述的电压电平转换电路，还包括 第一原生NMOS晶体管，其漏极连接到所述第一开关器件，其源极连接到所述第一 NMOS晶体管的漏极；以及第二原生NMOS晶体管，其漏极连接到所述第二开关器件，其源极连 接到所述第二 NMOS晶体管的漏极，其中所述第一和第二 NMOS晶体管为低压晶体管。
12、 根据权利要求8所述的电压电平转换电路，还包括 第三原生NMOS晶体管，其漏极连接到所述第一PMOS晶体管的漏极，其源极连接到所述第一开关器件；以及第四原生NMOS晶体管，其漏极连接到所述第二 PMOS晶体管的漏极， 其源极连接到所述第二开关器件，其中所述第 一和第二 NMOS晶体管为低压晶体管。
13、 一种用于具有内部低压电源(VCCL)和外部高压电源(VCCH) 的集成电路系统的电压电平转换电路，所述电压电平转换电路包括第一和第二 PMOS晶体管，每个的源极连接到所述VCCH，所述第一 PMOS晶体管的栅极连接到所述第二 PMOS晶体管的漏极，所述第二 PMOS 晶体管的栅极连接到所述第一 PMOS晶体管的漏极；第一NMOS晶体管，其源极连接到地(VSS)，其栅极连接到在所述VCCL和所述VSS之间摆动的第 一信号，所述第一 NMOS晶体管为高压晶 体管；以及第一开关器件，其连接到所述第一 PMOS晶体管的漏极和所述第一 NMOS晶体管的漏极之间，其中所述第一和第二PMOS晶体管都为高压晶体管，当所述VCCL低 于预定电压电平时，所述第一开关器件关断，当VCCL高于所述预定电压 电平时，所述第一开关器件开启。
14、 根据权利要求13所述的电压电平转换电路，其中所述第一开关器 件为高压NMOS晶体管，其源极连接到所述第一PMOS晶体管的漏极，其 漏极连接到所述第一 NMOS晶体管的漏极。
15、 根据权利要求13所迷的电压电平转换电路，还包括 第二NMOS晶体管，其源极连接到所述VSS,其栅极连接到与所述第一信号互补的第二信号，所述第二信号在所述VCCL和所述VSS之间摆动， 所述第二NMOS晶体管为高压晶体管；以及第二开关器件，其连接到所述第二 PMOS晶体管的漏极和所述第二NMOS晶体管的漏极之间，其中，当所述VCCL低于预定电压电平时，所述第二开关器件关断， 当VCCL高于所述预定电压电平时，所述第一开关器件开启。
全文摘要
本发明公开了一种用于具有内部低压电源(VCCL)和外部高压电源(VCCH)的集成电路系统的电压电平转换电路，该电压电平转换电路包括一对连接到VCCH的交叉耦合的PMOS晶体管；NMOS晶体管，其源极连接到地(VSS)，其栅极连接到在VCCL和VSS之间摆动的第一信号；以及开关器件，其连接到一对PMOS晶体管其中一个的漏极和NMOS晶体管的漏极之间，其中一对PMOS晶体管为高压晶体管，当VCCL低于预定电压电平时，开关器件关断，当VCCL高于预定电压电平时，开关器件开启。
文档编号H03K19/0185GK101686048SQ200910158539
公开日2010年3月31日 申请日期2009年7月10日 优先权日2008年7月10日
发明者王光丞, 陈克明, 陈国基 申请人:台湾积体电路制造股份有限公司