专利名称：应用于通信时钟恢复的频率锁定方法及其电学器件结构的制作方法
技术领域：
本发明涉及一种数据通信领域中的时钟恢复技术，特别涉及一种利用最大频率相 关性获取时钟恢复的频率锁定技术。
背景技术：
在包括数据通信的许多应用中，适当的时钟频率和相位校准是在对数据进行处理 前由时钟恢复模块进行的。在相对较低的数据速率和时序要求宽松的系统中，系统发送时 钟信号作为一个单独的信号数据位。接收器可直接使用时钟校准模块，如锁相回路(PLL) 或延迟锁定回路(DLL)，产生适当的时钟信号采样接收数据信号。这已被广泛应用于数据通 信，如PCI技术。在高数据传输速率和时序严格的系统中，如应用高速PCI-Express的串行数据通 信系统，在系统中使用独立的时序信号线与数据线同时进行传输将造成硬件和功耗的大量 消耗。一个有吸引力的选择是将时钟信号嵌入到传输数据流中，并在接收器采用时钟恢复 电路来提取数据中嵌入的时钟信息。现代高速数据通信系统的设计，广泛采用了在发射端原始数据流中嵌入时钟并在 接收端恢复时钟的方式，使得该系统消除了对单独的计时通道的需要。它提供了更高的数 据率，更好的可靠性，降低噪音的产生，提高抗噪声性能、降低功耗和成本。在一般情况下，接收器的时钟频率可以与发送器的时钟频率不同。可以使用不同 类型的鉴频鉴相器(PFD)，如Hogge类型或是Alexander类型或过采样型鉴频鉴相器。由 于数据的随机性和鉴频鉴相器比较小的增益，这些鉴频鉴相器具有非常有限的频率捕获范 围。因此，需要高精确度的时钟源，如晶体振荡器来减小发送器和接收器间的频率差异。为 了避免采用这种高成本的方案，需要寻求一种具有很宽的频率捕获范围的时钟恢复技术。
发明内容
鉴于上述现有技术需求，本发明的目的是提出一种应用于数据通信时钟恢复的频 率锁定方法及其电学器件结构，解决减小发送器与接收器间的频率差异。以适应高数据传 输率和时序严格的系统通信之用。本发明的第一个目的，将通过以下技术方案得以实现应用于通信时钟恢复的频率锁定方法，其特征在于包括步骤I、调节本地时钟发生器的输出频率及相位；II、在预设的范围内扫描本地时钟发生器，比对并确定本地时钟发生器输出与接 收信号内嵌时钟的即时相位误差；III、累加或滤波一段预设时间内本地时钟发生器输出在不同频率点的即时相位误 差，其中所述预设时间远长于相位误差噪声的采样间隔；IV、基于最大似然法，通过查找累加或滤波的各相关频率点，确定最大似然发生的 频率点，并将该频率点锁定为本地时钟发生器的输出频率；
V、启动时钟恢复环路进行频率及相位锁定。 进一步地，上述应用于通信时钟恢复的频率锁定方法，通过计算机运行，累加或过 滤的即时相位误差及对应的扫描频率点均存储在计算机的可读介质中，以供调用查找。进一步地，上述应用于通信时钟恢复的频率锁定方法，步骤II中对本地时钟发生 器进行扫描采用的是均勻步长、非均勻步长、步长单调增减或步长非单调增减的任一方式。 而扫描本地时钟发生器并确定即时相位误差是通过鉴频鉴相器实现的，其输入端分别接收 本地时钟发生器的输出及接收信号，且其输出端产生数字化或模拟化的即时相位误差信 号。更进一步地，上述应用于通信时钟恢复的频率锁定方法，其中该鉴频鉴相器输出 数字化的即时相位误差信号，经数模转换后供给模拟最大似然检测；或输出模拟化的即时 相位误差信号，经模数转换后供给数字最大似然检测。进一步地，上述应用于通信时钟恢复的频率锁定方法，步骤II中所述即时相位误 差的输出经滤波器降噪。本发明的第二个目的，其得以实现的技术手段为应用于通信时钟恢复频率锁定的电学器件结构，其特征在于该时钟恢复频率锁 定电学器件结构包括本地时钟发生器、鉴频鉴相器、滤波器、累加/过滤器及最大似然检测 器，其中所述鉴频鉴相器的输入端分别连接本地时钟发生器的输出及接收信号，鉴频鉴相 器的输出之一经滤波器反馈至本地时钟发生器，而另一输出顺次连接至累加/过滤器及最 大似然检测器；所述最大似然检测器输出连接至本地时钟发生器。进一步地，前述应用于通信时钟恢复频率锁定的电学器件结构，其中本地时钟发 生器的输入端外接有一个重置开关。进一步地，前述应用于通信时钟恢复频率锁定的电学器件结构，其中所述鉴频鉴 相器输出N比特即时相位误差数据，在鉴频鉴相器与最大似然检测器之间连接有N比特模 数或数模转换器件。本发明的技术方案应用实施后，较之于现有技术突出的技术效果为基于最大似然性原理，从一段时间内累积或过滤得到的即时相位误差中确定与接 收信号频偏最小的频率点，作为接收器本地时钟发生器的工作频率，能切实减小通信发送 端与接收端的频率差异，适应高数据传输率和时序严格的系统中时钟恢复的需要。
图1是现有技术中采用过采样类型的鉴频鉴相器进行时钟数据恢复的电学器件 结构示意图；图2是图1所示过采样即时相位误差检测的方法示意图；图3a和图3b为时钟信号具有频率偏移时扫描取样得到的即时相位误差运动示意 图；图4是不同频率偏移下即时相位误差的周期性摆动示意图；图5是对不同频率偏移相位误差最大累加值摆幅的示意图；图6是本发明基于最大似然法的频率锁定的电学器件结构示意图。
具体实施例方式以下便结合实施例附图，对本发明的具体实施方式
作进一步的详述，以使本发明 技术方案的细节更全面地得以展示，其实质特征更易于理解、掌握。需要提醒注意的是以 下关于实施例的叙述不是限制性的，本领域人员使用其它途径所完成的同样的创作，虽然 没有具体地说明其中，但同样包括在本发明专利申请的保护范围之内。一般而言，在一个时钟恢复系统，相位频率检测器(即鉴频鉴相器)是必不可少的 一个重要器件，用于比较本地时钟和接收信号数据流之间的相位和频率。如图1所示的是 数据通信系统中的时钟数据恢复的电学器件结构。其工作过程简单来看即一个过采样型 的鉴频鉴相器(以下简称PFD) 100被用来扫描监测本地时钟信号的相位和频率误差，并驱 动本地时钟发生器120输出更快或是更慢的时钟信号，以使得本地时钟的相位和频率同接 收信号相对齐。这种过采样型的PFD使用多相位时钟的方式被广泛使用数字电路实现。如 图1中所示，一个本地时钟发生器120产生了 2个(但不限于2个)本地时钟相位(000， 090)，它们拥有同样的频率，但相位相差90度。接收信号被000(1)和090(Q)时钟相位采 样，其中090 (Q)时钟相位采样是用来进行边沿检测140从而探测数据的跳变；由000(1)时 钟进行的采样同140中检测到的边沿跳变相结合后送到即时相位误差探测器130来检测接 收信号的相位和本地时钟的相位是否超前或滞后。PFD100输出向上或向下的脉冲，并且经 过环路滤波器110的滤波。被滤波的信号被用来控制本地时钟发生器120形成反馈环路。 当整个系统稳定后，时钟000的相位对准了接收信号的中央，而时钟090的相位对准了接收 数据的跳变沿。如图2所示，显示了一个NRZ码格式的串行数据流在过采样型鉴频鉴相器捕捉并 锁定频率的方案。这些数据是由000(1)和090(Q)的时钟采样，并且在n时刻产生不同的 采样I[n]和Q[n]。数据转换时，连续采样检测到的I[n]是不同的。“_1”到“1”代表着一 个数据上升沿的发生，“1”到“_1”代表一个数据下降沿的发生。在PFD检测时钟信号是否 领先还是落后是基于090 (Q)时钟相位的采样结果。PFD通过对数据信号沿采样而产生的数 据进行处理，得到数据信号同本地时钟信号之间的相位差信息，根据本地时钟相位是领先 或落后于数据信号，产生“向上”或“向下”的控制信号来调整本地时钟的频率和相位。当本地采样时钟的频率同接收信号的频率不一致时，即时采样时钟000/090的相 位将向前或向后遍历整个接收数据周期。图3a和图3b所示的就是当本地采样时钟超前于 或落后于接收信号频率时，即时相位误差的移动状态。由PFD产生相位误差控制上升或下降动作。如图4所示的是PFD循环的上升或下 降动作。当频率失调处在相对较小的水平时，反馈环路可以在正确的PFD输出周期内获得 锁定。当频率失调变得相对很大时，PFD循环输出变得更快，时钟恢复环路不能够在正确的 周期内获得锁定了。如图5所示的是一个PFD输出在不同频率失调下的累加。当频率失调变得更小时， 本地采样时钟和接收信号间的频率变得更加有相关性。如图4所示，PFD输出的累加随着 频率失调的降低而增加。最大似然法可以用来检测本地采样时钟和接收信号的频率相关性。如图6所示， 是本发明基于最大似然法的频率锁定的电学器件结构示意图。它能够在时钟恢复中利用最 大似然法来进行频率获取。该时钟恢复频率锁定电学器件结构包括本地时钟发生器620、鉴频鉴相器(PFD)600、滤波器610、累加/过滤器630及最大似然检测器640，其中鉴频鉴相器的输入端分别连接本地时钟发生器的输出及接收信号，鉴频鉴相器的输出之一经滤波器反 馈至本地时钟发生器，而另一输出顺次连接至累加/过滤器及最大似然检测器；所述最大 似然检测器输出连接至本地时钟发生器。其中，累加/过滤器630可以为计算机的可读介 质。此外，该本地时钟发生器的输入端外接有一个重置开关650。图6中所示的PFD600可以是与过采样型PFD不同类型的PFD。首先，在本地时钟 发生器620中的本地采样时钟的频率在它的调谐范围内进行扫描，这个扫描动作是由最大 似然检测器640来控制它的步长和频率点的。在每个扫描频率点，PFD600输出的累加或滤 波结果被整个记录并且它的最大绝对值将被存储到累加/滤波器630中。存储的累加/滤 波后的PFD输出的最大绝对值的摆幅用来进行频率相关的似然检测。在最大似然发生的频 率点，表明现在是本地时钟和接收数据中嵌入的时钟之间的频率失调最小的。本地时钟频 率可以设置到这个频率点上，同时时钟恢复环路可以启动来进行频率和相位锁定。上述实施例的优选方案还包括，该鉴频鉴相器输出N比特数字化或模拟化的即时 相位误差信号，对应于模拟的或数字的最大似然检测器，之间连设有进行信号格式统一化 的N比特数模或模数转换装置，并且鉴频鉴相器输出的即时相位误差信号经过滤器降噪后 反馈至本地时钟发生器。此外，可以使用其它类型的PFD来实现本发明中的功能。本地采样时钟频点的步 长可以是均勻或不均勻的、可以是步长单调增减或步长非单调增减，也可以使用查找表来 预先设置频率点。PFD输出的最大累加值可以通过一次测量或多次测量获得。在其它一些具体应用中还可以在不同频率失调下调整累加时间。综上所述，本发明应用于通信时钟恢复的频率锁定方法及其电学器件结构的技术 特点已全面详细展示，并且能切实减小通信发送端与接收端的频率差异，适应高数据传输 率和时序严格的系统中时钟恢复的需要，其进步性显著。
权利要求
应用于通信时钟恢复的频率锁定方法，其特征在于包括步骤I、调节本地时钟发生器的输出频率及相位；Ⅱ、在预设的范围内扫描本地时钟发生器，比对并确定本地时钟发生器输出与接收信号内嵌时钟的即时相位误差；Ⅲ、累加或滤波一段预设时间内本地时钟发生器输出在不同频率点的即时相位误差，其中所述预设时间远长于相位误差噪声的采样间隔；Ⅳ、基于最大似然法，通过查找累加或滤波的各相关频率点，确定最大似然发生的频率点，并将该频率点锁定为本地时钟发生器的输出频率；V、启动时钟恢复环路进行频率及相位锁定。
2.根据权利要求1所述的应用于通信时钟恢复的频率锁定方法，其特征在于所述频 率锁定方法通过计算机运行，累加或过滤的即时相位误差及对应的扫描频率点均存储在计 算机的可读介质中，以供调用查找。
3.根据权利要求1所述的应用于通信时钟恢复的频率锁定方法，其特征在于步骤II 中采用均勻步长、非均勻步长、步长单调增减或步长非单调增减的任一方式对本地时钟发 生器进行扫描。
4.根据权利要求3所述的应用于通信时钟恢复的频率锁定方法，其特征在于步骤II 扫描本地时钟发生器并确定即时相位误差是通过鉴频鉴相器实现的，其输入端分别接收本 地时钟发生器的输出及接收信号，且其输出端产生数字化或模拟化的即时相位误差信号。
5.根据权利要求4所述的应用于通信时钟恢复的频率锁定方法，其特征在于所述鉴 频鉴相器输出数字化的即时相位误差信号，经数模转换后供给模拟最大似然检测。
6.根据权利要求4所述的应用于通信时钟恢复的频率锁定方法，其特征在于所述鉴 频鉴相器输出模拟化的即时相位误差信号，经模数转换后供给数字最大似然检测。
7.根据权利要求1所述的应用于通信时钟恢复的频率锁定方法，其特征在于步骤II 中所述即时相位误差的输出经滤波器降噪。
8.应用于通信时钟恢复频率锁定的电学器件结构，其特征在于所述电学器件结构包 括本地时钟发生器、鉴频鉴相器、滤波器、累加/过滤器及最大似然检测器，其中所述鉴频 鉴相器的输入端分别连接本地时钟发生器的输出及接收信号，鉴频鉴相器的输出之一经滤 波器反馈至本地时钟发生器，而另一输出顺次连接至累加/过滤器及最大似然检测器；所 述最大似然检测器输出连接至本地时钟发生器。
9.根据权利要求8所述的应用于通信时钟恢复频率锁定的电学器件结构，其特征在 于所述本地时钟发生器的输入端外接有一个重置开关。
10.根据权利要求8所述的应用于通信时钟恢复频率锁定的电学器件结构，其特征在 于所述鉴频鉴相器输出N比特即时相位误差数据，在鉴频鉴相器与最大似然检测器之间 连接有N比特模数或数模转换器件。
全文摘要
本发明揭示了一种应用于通信时钟恢复的频率锁定方法及其电学器件结构，包括步骤调节本地时钟发生器的输出频率及相位；在预设的范围内扫描本地时钟发生器，比对并确定本地时钟发生器输出与接收信号内嵌时钟的即时相位误差；累加或滤波一段预设时间内本地时钟发生器输出在不同频率点的即时相位误差，其中预设时间远长于相位误差噪声的采样间隔；基于最大似然法，通过查找累加或滤波的各相关频率点，确定最大似然发生的频率点，并将该频率点锁定为本地时钟发生器的输出频率；最后启动时钟恢复环路进行频率及相位锁定。本发明能切实增加通信发送端与接收端的频率差异锁定范围，适应高数据传输率和时序严格的系统中时钟恢复的需要。
文档编号H03L7/085GK101873133SQ201010204588
公开日2010年10月27日 申请日期2010年6月21日 优先权日2010年6月21日
发明者王珲 申请人:苏州橙芯微电子科技有限公司