专利名称：一种数字脉宽调制电路的控制方法
一种数字脉宽调制电路的控制方法技术领域
本发明属于电子技术领域，涉及集成电路的设计，是对数字脉宽调制电路DPWM的 优化设计，尤其是应用于数字控制开关电源电路中的一种数字脉宽调制电路的控制方法。
背景技术：
采用数字控制技术的开关电源，可以带来电源系统性能的显著提高，因为数字控 制方法具有灵活性，对外部影响的敏感度较低，如受器件变化影响小，并且具有实现复杂控 制算法的能力。
在低功率手持设备中，传统的含有模拟脉宽调制器的DC-DC开关电源依然占据比 较重要的位置。主要是因为作为数字控制环路中主要部分的数字脉宽调制器缺少通用有效 的解决方案。
在现有的DPWM方案中，电路面积、工作频率和分辨率相互制约。随着DC-DC开关 电源的开关频率越来越高，假设在超过IMHz的高开关频率下工作，并且为了消除环路中由 于量化值不匹配带来的输出极限环振荡，要求DPWM具有高分辨率(》Sbits)。这将会带来 电路面积或者DPWM的工作频率急剧增加，从而导致此电路功耗消耗增大，使得开关电源的 总效率降低。
现有的DPWM方案致力于电路面积和功率损耗之间的折中设计，高分辨率高频率 的DPWM的设计是一项具有挑战性的任务。使用计数-比较结构的设计在得到高分辨率的情 况下要求DPWM的工作频率是开关频率的几百倍，带来了巨大的功率损耗。而基于环形振荡 器延迟单元的结构具有较低的功率损耗，但为实现高分辨率会占用非常大的芯片面积。而 计数比较/延迟线混合结构的DPWM成功的结合了上面两个方案的优点，减小了芯片面积和 功率损耗。混合结构DPWM中将多个缓冲器串联即可构成延迟线，利用缓冲器的门延时进行 延时操作，但是缓冲器的门延时并不一定恰好是DPWM所需要的PWM信号高电平最小调节时 间，此外缓冲器的延时时间大小受工艺条件以及工作环境的影响，随着工作电压、温度等参 数的变化缓冲器的延时时间会发生改变，使得切换频率也发生变化，并且产生不可预期的 频率下的切换噪声，给系统带来不利影响。因此需要对DPWM电路进行优化，设计一种高分 辨率的DPWM电路，同时受制作工艺、工作环境影响尽可能小。发明内容
本发明要解决的问题是在现有的DPWM方案中，电路面积、工作频率和分辨率相 互制约，计数比较/延迟线混合结构DPWM受工艺条件以及工作环境的影响，会产生不可预 期的频率下的切换噪声，给系统带来不利影响，需要对DPWM电路进行优化，设计一种高分 辨率的DPWM电路，同时受制作工艺、工作环境影响尽可能小。
本发明的技术方案为一种数字脉宽调制电路的控制方法，数字脉宽调制电路 DPWM包括逻辑电路和逻辑输出电路，逻辑电路由计数-比较电路和延迟线电路组成，逻辑 输出电路采用RS锁存器，DPWM电路设有时钟逻辑电路，时钟逻辑电路给计数-比较电路和3延迟线电路提供统一的时钟信号，对于η位占空比控制信号的DPWM电路，将数字占空比控 制信号分为两部分，高χ位输入计数-比较电路，和计数器的计数值进行比较，此时计数器 需要输入的时钟频率为2xXfs，fs*DPWM电路的PWM信号的产生周期；低n-x位作为多路 选择器的控制信号输入延迟线电路，选择延迟线输出具有不同延时时间大小的延时信号， 其中计数-比较部分与延迟线电路部分位数的分配基于的原则是数字电路中的面积和功 耗的折中；首先采用计数-比较的方法判断计数器输出值是否高于占空比控制信号的高χ 位，在比较结果为真的情况下触发延迟线电路进行延时操作，延迟线电路共输出2n_x个延时 信号，每个延时信号间隔的延时时间为Ts/2n，Ts为DPWM电路的PWM信号的产生周期，使用 输入数字占空比信号的低n-x位作为2n_x选一数据选择器的选择信号，2n_x-l个延迟单元 产生2n_x个延迟信号输出作为多路选择器的被选输入信号，根据输入的数字占空比信号低 n-x位对应的十进制数值m，选择第m个延时信号触发RS锁存器的输出发生跳变，使得脉宽 调制信号跳变为低电平；当计数器计数值变为零时，触发RS锁存器进行正跳变，使得脉宽 调制信号跳变为高电平，从而得到DPWM的输出波形。
本发明延迟线电路采用D触发器串联组成的串行移位寄存器结构，每个D触发器 的输出接入到的多路选择器中进行编码输出，且所有D触发器由时钟逻辑电路提供的时钟 信号触发，利用数据在每个时钟信号的上升沿进行一次移位，延迟线电路的延时由时钟逻 辑电路提供的时钟信号进行调控，延时时间的大小就是D触发器时钟信号的周期。
时钟逻辑电路以计数器输出、清零信号和延迟线初始时钟三个信号为输入，以复 合门控延迟线时钟为输出。
本发明设计了一种改进型数字脉宽调制电路，在保持现有计数比较/延迟线混合 结构DPWM方案中芯片面积、功率损耗等优点的基础上，对电路的工艺环境敏感度进行了优 化，从而消除由于外界环境变化对电路功能带来的影响，克服现有技术的不足。本发明中的 延迟线结构其延时时间的大小就是D触发器时钟信号的周期，此延迟时间可自由调整，并 且不受外界环境变化的影响。
与现有技术相比，本发明一是增加了时钟逻辑电路，可降低系统功耗；二是改进了 延迟线单元电路，使得其延迟时间可控，并且可以用标准数字工具实现。本发明的优点及有 益效果具体如下
(1)、电路结构简单，由标准门电路组成，易于实现且制备工艺简单；
O)、电路中采用的延时单元的延时时间可根据设计需要自由调整，设计的灵活性 好；
(3)、电路中采用的延时单元的延时时间不受外界环境变化的影响，设计的鲁棒性 好；
(4)、电路中高频时钟工作时间可控，降低了电路功率损耗。
图1 (a)是数字脉宽调制电路中传统的混合型结构框图。
图1(b)是数字脉宽调制电路中传统的混合型结构电路简图。
图2是本发明的数字脉宽调制电路的结构框图。
图3是本发明的数字脉宽调制电路中的延迟线电路图的具体实施例。
图4是本发明的数字脉宽调制电路中的时钟逻辑电路图。
图5是本发明的数字脉宽调制电路中的信号逻辑关系。
图6是本发明的数字脉宽调制电路中的延迟线电路工作波形。
具体实施方式
如图1所示，数字脉宽调制电路DPWM包括逻辑电路和逻辑输出电路，逻辑电路由 计数-比较电路和延迟线电路组成，逻辑输出电路采用RS锁存器。本发明在此基础上进行 了优化设计，如图2所示，DPWM电路设有时钟逻辑电路，时钟逻辑电路给计数-比较电路和 延迟线电路提供统一的时钟信号，对于η位占空比控制信号的DPWM电路，将占空比控制信 号分为两部分，高χ位输入计数-比较电路，和计数器的计数值进行比较，低η-χ位作为多 路选择器的控制信号输入延迟线电路，选择延迟线输出的具有不用延时时间大小的延时信 号，其中首先采用计数-比较的方法判断计数器输出值是否高于占空比控制信号的高χ位， 在比较结果为真的情况下触发延迟线电路进行延时操作，延迟线电路共输出2η_χ个延时信 号，每个延时信号间隔的延时时间为！72"，使用占空比控制信号的低η-χ位信号选择某个 合适延时时间大小的延时信号，由所选择的延时信号触发RS锁存器的输出发生跳变，使得 脉宽调制信号跳变为低电平；当计数器计数值变为零时，触发RS锁存器进行正跳变，使得 脉宽调制信号跳变为高电平，从而得到DPWM的输出波形。
下面结合附图及实例对本发明电路结构、工作原理及工作过程作进一步说明。
参看图1 (a)、2和3，本发明的混合型DPWM电路，计数-比较部分所能调节的最小 时间单位为计数器输入时钟周期，2n_x-l个延迟单元产生2n_x个延迟信号输出，为了保证计 数-比较部分和延迟线部分协调工作，需要使得这2n_x-l个延迟单元串联起组成的延迟线 电路输出最大延时时间等于计数器输入时钟周期，即要求延迟线电路每一个延迟单元提供 的延迟时间tpd大小为计数器输入时钟周期的 Λ2η_χ_1)，由于延迟线电路是由D触发器构 成的移位寄存器组成的，所以只需要使该移位寄存器的时钟周期为计数器输入时钟周期的 tpd，即经过tpd长的时间从一个D触发器传送到下一个D触发器，从而经过所有D触发器后 延迟时间为Xtpd，即等于计数器输入时钟周期。本发明将混合结构DPWM的调节过 程分为两个调节步骤，首先使用计数-比较单元对脉宽调制PWM信号的占空比进行粗调，经 过粗调可以使得PWM信号在计数器时钟信号周期的某个倍数内保持高电平，倍数的大小由 占空比控制信号的高χ位确定，然后再使用延迟线电路进行细调，经过细调可以使得PWM信 号在小于计数器时钟信号周期的时间范围内保持高电平，细调时间大小由占空比控制信号 的低η-χ位确定，细调所能调节的最小时间即为DPWM所能调节的PWM信号高电平时间大小 的最小值。具体的调节步骤如下
以7bits调试信号为例，我们选择了 4位计数器和比较器，3位延迟线电路，因为当 开关频率为IM时，需要的计数器频率为24X IM 16M，延迟单元的个数为7个。如果选择更 高的计数-比较器位数，虽然延迟单元的个数会降低一点，但需要更高的时钟频率，这会加 大电路的功耗；如果选择低的计数-比较器位数，这部分的时钟频率虽然会减少，但是延迟 单元的个数会增加很多，在功耗和面积之间折中因此选择了这样一种位数的分配方案。如 果输入数字占空比的位数增加，也可以这样的原则分配计数-比较器电路和延迟线电路的 位数。假设输入7位数字信号为1100101，电路首先通过计数-比较电路的比较器对4位计数器的计数值Coimt_OUt与1100进行比较，判断计数器输出值COimt_OUt是否高于1100， 当低于或等于1100时，比较器输出低电平；当高于1100时，比较器输出高电平。这样一个 周期为Ts的由低到高的信号作为延迟线电路的输入信号delayjn，在比较器输出为高电平 的情况下会触发延迟线电路进行延时操作，因此delay_in也是延迟线电路的工作信号，并 且此信号同时作为时钟逻辑电路的一个输入信号控制同步时钟。延迟线共输出23个延时信 号，每个延时信号间隔的延时时间为Ts/27，可由时钟控制信号Clk_delay精确调节，所述时 钟控制信号Clk_delay由时钟逻辑电路给出，频率为计数器时钟的23倍，把它作为各延迟 单元的时钟信号。具有不同延时时间的每个延迟单元的输出delay_Out[23-l:0]都作为多 路选择器的输入信号，由占空比控制信号低3位，S卩101选择第6个延迟输出delay_0Ut [5] 来触发RS锁存器的输出发生负跳变，使得PWM信号跳变为低电平，当计数器计数值变为零 的情况下会触发RS锁存器进行正跳变，使得PWM信号跳变为高电平。从而实现DPWM的输 出。RS锁存器的输入输出关系下
表IRS锁存器输入输出信号定义
权利要求
1.一种数字脉宽调制电路的控制方法，数字脉宽调制电路DPWM包括逻辑电路和逻辑 输出电路，逻辑电路由计数-比较电路和延迟线电路组成，逻辑输出电路采用RS锁存器，其 特征是DPWM电路设有时钟逻辑电路，时钟逻辑电路给计数-比较电路和延迟线电路提供统 一的时钟信号，对于η位占空比控制信号的DPWM电路，将数字占空比控制信号分为两部分， 高χ位输入计数-比较电路，和计数器的计数值进行比较，此时计数器需要输入的时钟频率 为2xX fs，fs为DPWM电路的PWM信号的产生周期；低n-x位作为多路选择器的控制信号输 入延迟线电路，选择延迟线输出具有不同延时时间大小的延时信号，其中计数-比较部分 与延迟线电路部分位数的分配基于的原则是数字电路中的面积和功耗的折中；首先采用计 数-比较的方法判断计数器输出值是否高于占空比控制信号的高χ位，在比较结果为真的 情况下触发延迟线电路进行延时操作，延迟线电路共输出2n_x个延时信号，每个延时信号间 隔的延时时间为Ts/2n，Ts为DPWM电路的PWM信号的产生周期，使用输入数字占空比信号的 低n-x位作为2n_x选一数据选择器的选择信号，2n_x-l个延迟单元产生2n_x个延迟信号输出 作为多路选择器的被选输入信号，根据输入的数字占空比信号低n-x位对应的十进制数值 m，选择第m个延时信号触发RS锁存器的输出发生跳变，使得脉宽调制信号跳变为低电平； 当计数器计数值变为零时，触发RS锁存器进行正跳变，使得脉宽调制信号跳变为高电平， 从而得到DPWM的输出波形。
2.根据权利要求1所述的一种数字脉宽调制电路的控制方法，其特征是延迟线电路采 用D触发器串联组成的串行移位寄存器结构，每个D触发器的输出接入到的多路选择器中 进行编码输出，且所有D触发器由时钟逻辑电路提供的时钟信号触发，利用数据在每个时 钟信号的上升沿进行一次移位，延迟线电路的延时由时钟逻辑电路提供的时钟信号进行调 控，延时时间的大小就是D触发器时钟信号的周期。
3.根据权利要求1或2所述的一种数字脉宽调制电路的控制方法，其特征是时钟逻辑 电路以计数器输出、清零信号和延迟线初始时钟三个信号为输入，以复合门控延迟线时钟 为输出。
全文摘要
一种数字脉宽调制电路的控制方法，以计数比较/延迟线混合结构DPWM为基础，增加了时钟逻辑电路，并对延迟线电路进行了改进，在保持现有计数比较/延迟线混合结构DPWM方案中芯片面积、功率损耗等优点的基础上，对电路的工艺环境敏感度进行了优化，得到一种高分辨率的DPWM电路，同时受制作工艺、工作环境影响尽可能小，消除由于外界环境变化对电路功能带来的影响。
文档编号H03K7/08GK102035514SQ20101054193
公开日2011年4月27日 申请日期2010年11月11日 优先权日2010年11月11日
发明者常昌远, 时龙兴, 王青, 秦建, 黄秋华 申请人:东南大学