专利名称：一种高调谐线性度的vco的制作方法
技术领域：
本发明属于频率合成器技术领域，特别涉及一种高调谐线性度的压控振荡器 (VCO, Voltage Controlled Oscillator)。
背景技术：
频率合成器，是以一个精确度、稳定度极好的石英晶体震荡器作为基准频率，并利 用加、减、乘、除等基本运算，以获得与石英晶体震荡器同等精确度和稳定度的大量离散频 率信号的设备。VCO作为频率合成器的关键部件，其调谐频率范围很大程度决定了频率合成器的 输出频率范围，其频率调谐线性度决定了频率合成器频率相位锁定的性能，其频率稳定度 很大程度决定了频率合成器的输出信号的频率稳定度。由于工作原理和电路拓扑结构的影 响，现有VCO的频率调谐线性度都较差，所以为了使频率合成器频率相位锁定过程工作可 靠，须要减小VCO的频率调谐范围或频率调谐控制电压工作范围，以适合快速锁定和宽调 谐控制电压范围的应用场合。
发明内容
本发明的目的是为了克服现有的VCO的调谐线性度较差的缺点，提出了一种高调 谐线性度的VC0。为了实现上述目的，本发明的技术方案是一种高调谐线性度的VC0，其特征在 于，包括控制电压信号处理单元和奇数个时延单元，所述时延单元包括第一调谐电压信号 端口、第二调谐电压信号端口，所述控制电压信号处理单元包括第一 PMOS管、第一 NMOS管、 第二 NMOS管、第三NMOS管、第一电压源和调谐控制电压信号端口，所述第一 NMOS管的漏极 连接第一电压源，第二 NMOS管的漏极与第二 NMOS管的栅极并相连接，并与第一 NMOS管的 源极和第一 PMOS管的栅极连接；所述第二 NMOS管的源极接地；所述第一 PMOS管的源极与 第一电压源连接，第一 PMOS管的漏极与第三NMOS管的漏极连接；所述第三NMOS管的漏极 与第三NMOS管的栅极连接，第三NMOS管的源极接地；所述第一 NMOS管的栅极连接于调谐 控制电压信号端口 ；所述控制电压信号处理单元的第一 PMOS管的栅极与奇数个时延单元 的第一调谐电压信号端口连接；所述控制电压信号处理单元的第三NMOS管的栅极与奇数 个时延单元的第二调谐电压信号端口连接。所述时延单元还包括第二 PMOS管、第三PMOS管、第四NMOS管、第五NMOS管、第一 电容、输入信号端口、输出信号端口 ；所述第二PMOS管的源极连接第一电压源，第二PMOS管 的漏极连接第四NMOS管的漏极和第三PMOS管的漏极；所述第四NMOS管的源极接地；所述 第三PMOS管的源极连接第一电压源，第三PMOS管的栅极和第三PMOS管的漏极连接，第三 PMOS管的漏极通过第一电容接地；所述第五NMOS管的漏极与第三PMOS管的漏极连接，第 五NMOS管的源极接地；所述第二 PMOS管的栅极连接于第一调谐电压信号端口 ；所述第四 NMOS管的栅极连接于第二调谐电压信号端口 ；所述输入信号端口与第五NMOS管的栅极连
3接；所述输出信号端口与第三PMOS管的漏极连接。本发明的有益效果本发明通过控制电压信号处理单元对调谐控制电压信号进行 处理，得到的第一 PMOS管的栅极的电压和第三NMOS管的栅极的电压分别连接所述奇数个 时延单元的第一调谐电压信号端口和第二调谐电压信号端口，这样原本以调谐控制电压信 号来调谐奇数个时延单元的频率变成了由第一调谐电压信号和第二调谐电压信号来调谐 奇数个时延单元的频率。根据叠加原理，第一调谐电压信号和第二调谐电压信号对奇数个 时延单元的频率的调谐非线性相互抵消，进而可以提高VCO的调谐线性度。
图1是本发明高调谐线性度的VCO的结构示意图。图2是本发明高调谐线性度的VCO的控制电压信号处理单元的结构示意图。图3本发明高调谐线性度的VCO的时延单元的结构示意图。附图标记说明第一调谐电压信号Vcl、第二调谐电压信号Vc2、调谐控制电压信 号Vctrl、输入信号in、输出信号out、第一电压源VCC、第一 PMOS管Mil、第二 PMOS管M21、 第三PMOS管M22、第一 NMOS管mi、第二 NMOS管M2、第三NMOS管W3、第四NMOS管N21、 第五NMOS管N22、第一电容Cl。
具体实施例方式下面结合附图和具体的实施例对本发明做进一步的说明如图1所示，本发明的高调谐线性度的VC0，包括控制电压信号处理单元和奇数个 时延单元。调谐控制电压信号Vctrl输入到控制电压信号处理单元，产生第一调谐电压信 号Vcl和第二调谐电压信号Vc2，去调谐奇数个时延单元的发生频率，进而产生VCO的输出。如图2所示，控制电压信号处理单元，所述控制电压信号处理单元包括第一 PMOS 管Mil、第一 NMOS管mi、第二 NMOS管附2、第三NMOS管附3、第一电压源VCC和调谐控制电 压信号Vctrl端口，所述第一 NMOS管附1的漏极连接第一电压源VCC，第二 NMOS管附2的 漏极与第二 NMOS管W2的栅极并相连接，并与第一 NMOS管mi的源极和第一 PMOS管Mll 的栅极连接；所述第二 NMOS管W2的源极接地；所述第一 PMOS管Mll的源极与第一电压源 VCC连接，第一 PMOS管Mll的漏极与第三NMOS管N13的漏极连接；所述第三NMOS管N13的 漏极与第三NMOS管附3的栅极连接，第三NMOS管附3的源极接地；所述第一 NMOS管Nll 的栅极连接于调谐控制电压信号Vctrl端口。奇数个时延单元的结构和参数是相同的，在此以其中的一个来阐述其结构。如图 3所示，所述时延单元包括第二 PMOS管M21、第三PMOS管M22、第四NMOS管N21、第五NMOS 管N22、第一电容Cl、第一调谐电压信号Vcl端口、第二调谐电压信号Vc2端口、输入信号in 端口、输出信号out端口 ；所述第二 PMOS管M21的源极连接第一电压源VCC，第二 PMOS管 M21的漏极连接第四NMOS管N21的漏极和第三PMOS管M22的漏极；所述第四NMOS管N21 的源极接地；所述第三PMOS管M22的源极连接第一电压源，第三PMOS管M22的栅极和第三 PMOS管M22的漏极连接，第三PMOS管M22的漏极通过第一电容Cl接地；所述第五NMOS管 N22的漏极与第三PMOS管M22的漏极连接，第五NMOS管N22的源极接地；所述第二 PMOS管 M21的栅极连接于第一调谐电压信号Vcl端口 ；所述第四NMOS管N21的栅极第二调谐电压信号Vc2端口连接于；所述输入信号in端口与第五NMOS管N22的栅极连接；所述输出信号 out端口与第三PMOS管M22的漏极连接。在控制电压信号处理单元与奇数个时延单元的连接关系上所述控制电压信号处 理单元的第一 PMOS管Mll的栅极与奇数个时延单元的第一调谐电压信号Vcl端口连接；所 述控制电压信号处理单元的第三NMOS管M13的栅极与奇数个时延单元的第二调谐电压信 号Vc2端口连接。奇数个时延单元的连接关系为前一个时延单元的输出信号out端口连接到后一 个时延单元的输入信号in端口，第一个时延单元的输入信号in端口连接到最后一个时延 单元的输出信号out端口，最后一个时延单元的输出信号out端口的输出即是VCO的输出。本发明通过控制电压信号处理单元对调谐控制电压信号进行处理，得到的第一 PMOS管Mll的栅极的电压和第三NMOS管N13的栅极的电压分别连接所述奇数个时延单元 的第一调谐电压信号Vcl端口和第二调谐电压信号Vc2端口，这样原本以调谐控制电压信 号Vctrl来调谐奇数个时延单元的频率变成了由第一调谐电压信号Vcl和第二调谐电压信 号Vc2来调谐奇数个时延单元的频率。根据叠加原理，第一调谐电压信号Vcl和第二调谐 电压信号Vc2对奇数个时延单元的频率的调谐非线性相互抵消，进而可以提高VCO的调谐 线性度。本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发 明的原理，应被理解为发明的保护范围并不局限于这样的特别陈述和实施例。凡是根据上 述描述做出各种可能的等同替换或改变，均被认为属于本发明的权利要求的保护范围。
权利要求
1.一种高调谐线性度的VC0，其特征在于，包括控制电压信号处理单元和奇数个时延 单元，所述时延单元包括第一调谐电压信号端口、第二调谐电压信号端口，所述控制电压信 号处理单元包括第一 PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第一电压源和调 谐控制电压信号端口，所述第一 NMOS管的漏极连接第一电压源，第二 NMOS管的漏极与第 二 NMOS管的栅极并相连接，并与第一 NMOS管的源极和第一 PMOS管的栅极连接；所述第二 NMOS管的源极接地；所述第一 PMOS管的源极与第一电压源连接，第一 PMOS管的漏极与第 三NMOS管的漏极连接；所述第三NMOS管的漏极与第三NMOS管的栅极连接，第三NMOS管的 源极接地；所述第一 NMOS管的栅极连接于调谐控制电压信号端口 ；所述控制电压信号处理 单元的第一 PMOS管的栅极与奇数个时延单元的第一调谐电压信号端口连接；所述控制电 压信号处理单元的第三NMOS管的栅极与奇数个时延单元的第二调谐电压信号端口连接。
2.根据权利要求1所述的高调谐线性度的VC0，其特征在于，时延单元还包括第二PMOS 管、第三PMOS管、第四NMOS管、第五NMOS管、第一电容、输入信号端口、输出信号端口 ；所 述第二 PMOS管的源极连接第一电压源，第二 PMOS管的漏极连接第四NMOS管的漏极和第三 PMOS管的漏极；所述第四NMOS管的源极接地；所述第三PMOS管的源极连接第一电压源，第 三PMOS管的栅极和第三PMOS管的漏极连接，第三PMOS管的漏极通过第一电容接地；所述 第五NMOS管的漏极与第三PMOS管的漏极连接，第五NMOS管的源极接地；所述第二 PMOS管 的栅极连接于第一调谐电压信号端口 ；所述第四NMOS管的栅极连接于第二调谐电压信号 端口 ；所述输入信号端口与第五NMOS管的栅极连接；所述输出信号端口与第三PMOS管的 漏极连接。
全文摘要
本发明公开了一种高调谐线性度的VCO。本发明的VCO包括控制电压信号处理单元和奇数个时延单元，针对现有的VCO的调谐线性度较差的缺点，通过控制电压信号处理单元对调谐控制电压信号进行处理，得到的第一PMOS管的栅极和第三NMOS管的栅极分别连接所述奇数个时延单元的第一调谐电压信号端口和第二调谐电压信号端口，这样原本以调谐控制电压信号来调谐奇数个时延单元的频率变成了第一调谐电压信号和第二调谐电压信号来调谐。根据叠加原理，第一调谐电压信号和第二调谐电压信号对奇数个时延单元的频率的调谐非线性相互抵消，进而可以提高VCO的调谐线性度。
文档编号H03L7/099GK102006064SQ20101059009
公开日2011年4月6日 申请日期2010年12月16日 优先权日2010年12月16日
发明者文光俊, 李方硕, 杨拥军 申请人:电子科技大学