专利名称：Da转换装置的制作方法
技术领域：
本发明涉及一种将数字数据转换成模拟数据的DA转换装置，尤其是涉及由多个DA转换器构成的DA转换装置。
背景技术：
以往，已知有将多个DA转换器组合来构筑具有DA转换器单体所具有的分辨率以上的分辨率的DA转换装置的比特(bit，位)扩展的技术。例如，在专利文献I中公开了如下的比特扩展技术设置被输入(m+n)比特的数字数据中高位m比特的第一 DA转换器、以及被输入上述数字数据中低位η比特的第二 DA转换器，并且对自各DA转换器的输出进行加权相加。根据这一技术，能够通过η比特的DA转换器来处理n+m比特的数据。
在先技术文献专利文献专利文献I JP特开平7-162311号公报
发明内容
发明要解决的问题但是，在这种现有的比特扩展技术中，需要使用电阻器等模拟元件对自各DA转换器的输出值(模拟信号)进行加权处理。使用这样的模拟元件来高精度地进行模拟信号的加权处理非常困难。结果存在DA转换装置的转换精度降低的问题。因此，在本发明中，其目的在于提供一种能够以更高精度进行比特扩展的DA转换
>J-U ρ α装直。用于解决问题的手段本发明的DA转换装置的特征在于，包括2mfn比特的第一 DA转换器；数据生成构件，根据从上游侧输入的n+m比特的输入数据，生成向上述第一 DA转换器输入的η比特的中间数据；和运算器，将来自上述第一 DA转换器的输出相加，上述数据生成构件作为第一 DA转换器的中间数据，生成在输入数据的高位η比特数据上附加了校正值的数据，上述校正值为根据输入数据的低位m比特数据对各DA转换器设定的O以上的数值，且为设定成其总和与上述输入数据的低位m比特数据所示的值相等的数值。此外，另一本发明的DA转换装置的特征在于，包括2-个11比特的第一 DA转换器；I个η比特的第二 DA转换器；数据生成构件，根据从上游侧输入的n+m比特的输入数据，生成向上述第一、第二 DA转换器输入的η比特的中间数据；和运算器，将来自上述第一、第二DA转换器的输出相加，上述数据生成构件，作为第一 DA转换器的中间数据而生成在输入数据的高位η比特数据上附加了校正值的数据，作为第二 DA转换器的中间数据而生成在O上附加了校正值的数据，上述校正值为根据输入数据的低位m比特数据对各DA转换器设定的O以上的数值，且为设定成其总和与上述输入数据的低位m比特数据所示的值相等的数值。此时，在上述DA转换装置中优选，上述数据生成构件在输入数据的高位η比特数据为最大值时，使上述第一 DA转换器的校正值为O、使第二 DA转换器的校正值为输入数据的低位m比特数据所示的值,而生成中间数据。此外，在上述DA转换装置中优选，上述数据生成构件在输入数据的高位η比特数据低于最大值时，使上述低位m比特数据所示的值的个数的第一DA转换器的校正值为I、使其他DA转换器的校正值为0，而生成中间数据。另一本发明的DA转换装置的特征在于，包括2mfn比特的第一 DA转换器；1个η比特的第二 DA转换器；数据生成构件，根据从上游侧输入的n+m比特的输入数据，生成向上述第一、第二 DA转换器输入的η比特的中间数据；和运算器，将来自上述第一、第二 DA转换器的输出相加，上述数据生成构件，作为第一 DA转换器的中间数据而生成输入数据的高位η比特数据，作为第二 DA转换器的中间数据而生成输入数据的低位m比特数据。另一本发明的DA转换装置的特征在于，包括2m个以上η比特的DA转换器；数据生成构件，根据从上游侧输入的n+m比特的输入数据，生成向上述DA转换器输入的η比特的中间数据；和运算器，将来自上述DA转换器的输出相加，上述数据生成构件，作为2mfDA转换器的中间数据而生成在上述输入数据的高位η比特数据上附加了校正值的数据，作为·其他DA转换器的中间数据而生成表示校正值的数据，上述校正值为根据输入数据的低位m比特数据对各DA转换器设定的O以上的数值，且为设定成其总和与上述输入数据的低位m比特数据所示的值相等的数值。发明效果根据本发明，由于不需要由模拟元件进行加权运算等，因此能够以更高精度进行比特扩展。
图I是第一实施方式的DA转换装置的简要构成图。图2是表示第一实施方式中的中间数据生成的图案的一例的图。图3是表示第一实施方式中的中间数据生成的图案的一例的图。图4是第二实施方式的DA转换装置的简要构成图。图5是表示第二实施方式中的中间数据生成的图案的一例的图。图6是表示第二实施方式中的中间数据生成的图案的一例的图。图7是表示第三实施方式中的中间数据生成的图案的一例的图。
具体实施例方式以下，在本发明的实施方式中参照
。另外，在以下的说明中，字母“b”以后的数值表示2进制表记的数值，字母d以后的数值表示10进制表记的数值。例如，“blOl”是指2进制的“101”、10进制的“5”，“dl0”是指10进制的10、2进制的“1010”。图I是本发明的实施方式的DA转换装置10的简要构成图。该DA转换装置10包括多个DA转换器14 ;用于生成输入到该DA转换器14的中间数据的数据处理器12 ;以及将自DA转换器14的输出值相加的运算器16。多个DA转换器14均具有相同的构成，具有η比特的分辨率。在本实施方式中，在该η比特的DA转换器14中，为了能够进行(n+m)比特数据的处理(换言之进行m比特扩展)，设置有2m个η比特的DA转换器14。运算器16将来自该2m个DA转换器14的输出相力口，并用2111除。另外，η > m。数据处理器12具有作为数据生成构件的功能，根据从高位电路输出的(n+m)比特的输入数据，生成向各DA转换器14输入的η比特的中间数据并将其输出。该数据处理器12按照预先规定的图案生成中间数据，并向各DA转换器14输入，从而即使是分辨率低的DA转换器14，也能以高分辨率对输入信号进行DA转换。以下，对其进行详细说明。若不经数据处理器12而直接将(n+m)比特的输入数据输入到η比特的DA转换器14，则DA转换器14仅识别出高位η比特数据，而漏掉低位m比特数据所示的值。例如，考虑 向3比特的DA转换器作为输入数据而输入b0100的情况、以及输入bOlOl的情况。此时，输入数据无论是b0100、bOlOl的哪一个，DA转换器都将这些输入数据作为相同的b010的信号来处理。其结果，最终获得的输出也是相同的值。即，在输入阶段作为不同的值处理的数据，在输出阶段成为相同的数据，结果导致分辨率下降。为了解决该问题，以往，在(n+m)比特的输入数据中，将高位η比特输入到第一 DA转换器，将低位m比特输入到第二 DA转换器，并将来自各DA转换器的输出加权相加，而进行比特扩展。但是，在这样的比特扩展技术中，为了较高地维持输出信号的精度，需要高精度地进行来自各DA转换器的输出的加权运算。但是，要将作为模拟信号的DA转换器的输出信号高精度地加权运算，非常困难。在本实施方式中，为了解决这样的问题，用简单的构成高精度地进行比特扩展，而设置有2m ADA转换器14。并且，作为输入到该多个DA转换器14的中间数据，生成在输入数据的高位η比特数据上附加了校正值的数据，并输入到各DA转换器14。在此，校正值是根据输入数据的低位m比特数据对各DA转换器14设定的O以上的数值，被设定为其总和与输入数据的低位m比特数据所示的值相等。例如，考虑将5比特的输入数据b01010利用具有3比特分辨率的四个DA转换器(DAC1 DAC4)进行处理的情况。此时，DACl DAC4的中间数据成为在输入数据的高位3比特数据b010上附加了校正值的值。并且，在将DACl DAC4的校正值分别设为el e4的情况下,设定成el e4的总和与输入数据的低位m比特数据所示的值 blO (d2)相等(el+e2+e3+e4 = bl0(d2))。更具体地进行说明，在本实施方式中，作为校正值使用O或1，将输入数据的低位m比特数据所示的值的个数的DA转换器14的校正值设为I，将其他DA转换器14的校正值设为0，而生成中间数据。例如，考虑将5比特的输入数据利用具有3比特分辨率的四个DA转换器DACl DAC4进行处理的情况下，S卩，n = 3、m = 2的情况。此时，输入数据为b01010时(低位2比特数据(m比特数据)为bl0(d2)时)，DACl DAC4的中间数据中的两个为输入数据的高位3比特数据(η比特数据)的b010，剩余两个为在高位3比特数据b010上附加了校正值bl的bOll。此外，输入数据为b01011时(低位2比特数据为bll(d3)时)，DACl DAC4的中间数据中的一个为输入数据的高位3比特数据b010，剩余三个为在高位3比特数据b010上附加了校正值bI的bOll。在本实施方式中，将来自该2m fDA转换器14的输出用运算器16相加。在此，使校正值的总和与输入数据的低位m比特数据所示的值相等时，来自2m ADA转换器14的输出值的相加值S成为S =[(高位η比特数据)X 2m+ (低位m比特数据)]。在此，2m倍是指使2进制的数值左移位m个。因此，[(高位η比特数据)X2m+(低位m比特数据)]是指，计算与(n+m)比特的输入数据相同的数据。并且，其结果，即使η比特的DA转换器14，也能输出n+m比特的分辨率的数据。此外，在本实施方式中，不对来自各DA转换器14的输出(模拟信号)施行容易产生误差的加权等处理。因此，可以将输出值的精度维持得较高。另外，在本实施方式中，为了使该相加值S为适当的程度而用2-除，但该除算也可以适当省略。接下来对本实施方式的比特扩展的具体例列举具体的数值进行说明。首先，考虑用3比特的DA转换器14处理4比特的输入数据的情况。此时，n = 3、m = 1，DA转换器14设置21 = 2个。图2是表示此时的中间数据生成的图案的表。如该图2所示，在本实施方式中，数据处理器12在输入数据的低位I比特(m比特)为b0时，作为DACl的中间数据和DAC2的中间数据，直接使用输入数据的高位3比特数据(η比特数据)。即，使校正值为O。
另一方面，在输入数据的低位I比特为bl时，作为DACl的中间数据使用在输入数据的高位3比特数据上附加了校正值bl的值(校正值为bl)，DAC2的中间数据使用输入数据的高位3比特数据(η比特数据)(校正值为O)。在依照该生成的图案的情况下，考虑最终从运算器16输出的值。在输入数据为b0100时，(DACI的中间数据、DAC2的中间数据)成为(b010、b010)。其结果，从DAC1、DAC2输出相当于b010的模拟信号。运算器16将该两个信号相加。其结果,从运算器16输出相当于(b010+b010)/2 = bl00/2 = b0100 的值。另一方面，在输入数据为bOlOl时，DAC1、DAC2的中间数据成为(b010+b001、b010)=(bOlUbOlO) ο 此时，从运算器 16 输出相当于(b011+b010)/2 = bl01/2 = bOlOl 的值。S卩，在不存在数据处理器12的现有技术中被转换成同一值的输入数据b0100和b0101，根据本实施方式，作为被适当附加了灰度的不同值的模拟数据而被输出。接下来，考虑用3比特的DA转换器14处理5比特的输入数据的情况。此时，η =3、!11=2，04转换器14设置22 = 4个。图3是表示此时的中间数据生成的图案的表。如该图3所示，在本实施方式中，数据处理器12在输入数据的低位2比特(m比特)为b00时，作为所有DACl DAC4的中间数据，直接使用输入数据的高位3比特数据(η比特数据)(即校正值为0)。此外，在低位2比特为b01时，作为DACl的中间数据使用在高位3比特数据上附加了 b01的值(校正值为1)，作为其他DAC2 DAC4的中间数据，直接使用输入数据的高位3比特数据(校正值为0)。进而，在低位2比特为blO时，作为DACl、DAC2的中间数据，使用在高位3比特数据上附加了 b01的值，在低位2比特为bll时，作为DACl DAC3的中间数据，使用在高位3比特数据上附加了 b01的值。在依照该生成图案的情况下，考虑从运算器16输出的值。在输入数据为b01000的情况下，DACl DAC4的中间数据成为(b010、b010、b010、b010)，从运算器16输出的信号成为(b010+b010+b010+b010)/4 = bl000/4 = b01000。同样，在输入数据为bOlOOl的情况下，中间数据成为(b011、b010、b010、b010)，从运算器 16 输出的信号成为(b011+b010+b010+b010)/4 = bl001/4 = b01001。此外，在输入数据为b01010的情况下，中间数据成为(b011、b011、b010、b010)，从运算器 16 输出的信号成为(b011+b010+b010+b010)/4 = bl001/4 = b01010。进而，在输入数据为b01011的情况下，中间数据成为(b01 l、b01 l、b01 l、b010)，从运算器 16 输出的信号成为(b011+b010+b010+b010)/4 = bl011/4 = bOlOll。在此，bOlOOO 01011在将高位η比特数据直接输入到DA转换器14的现有技术中，为作为同一值b010输出的数据。根据本实施方式，该数据也可以作为被适当附加了灰度的彼此不同的值输出。从而，可以进一步提高输出数据的分辨率。另外，在上述例子中，为了生成中间数据，作为校正值仅使用O或I。但是，只要对各DA转换器14付加的校正值的总和为低位m比特数据所示的值，校正值也可以是其他值。例如，在输入数据为bOlOll的情况(低位m比特数据为bll (d3)的情况)下，可以使应用于DACl的校正值为bll (d3)、应用于其他DAC的校正值为O。此时，DACl DAC4的中间数据成为(b010+b011、b010、b010、b010) = (blOl、b010、b010、b010)。此时，最终从运算器 16 输出的信号也成为(bl01+b010+b010+b010)/4 = bl011/4 = bOlOll。
此外，作为其他方式，在输入数据为bOlOll的情况下，也可以使应用于DACl的校正值为bl0(d2)、应用于DAC2的校正值为b01(dl)、应用于其他DAC的校正值为O。此时，DACl DAC4 的中间数据成为(b010+b010、b010+b001、b010、b010) = (bl00、bOll、b010、b010)。此时，最终从运算器16输出的信号也成为(bl00+b011+b010+b010)/4 = bl011/4=bOlOll。S卩，只要以使在高位η比特数据之外付加的校正值的总和与低位m比特数据所示的值相等的方式生成中间数据，与图2、图3所说明的情况相同，可以提高输出数据的分辨率。接下来，参照图4说明第二实施方式。图4是第二实施方式中的DA转换装置10的简要构成图。在该DA转换装置10，与上述实施方式的不同点在于，除了 2m个DA转换器14之外，还另设置有I个DA转换器20。以下，在区分2m个DA转换器和追加的I个DA转换器时，将前者称为“第一 DA转换器14”，将后者称为“第二 DA转换器20”。第二 DA转换器20是为了解决输入数据的高位η比特数据取最大值时的问题而设置的。即，在上述第一实施方式中，向第一 DA转换器14输入高位η比特数据、或者在高位η比特数据上附加了校正值bl的值。在此，在高位η比特数据取最大值的情况下，无法再附加校正值bl。例如，在η = 3、m = I中，考虑输入数据为bllll的情况。此时，低位m比特数据为bl，因此，按照图2所示的中间数据生成的图案，需要向DACl输入在高位3比特数据bill上附加了 bl的值。但是，在输入数据为bllll的情况下，高位3比特数据bill已经是最大值，无法再附加校正值bl。其结果，在输入数据为bllll的情况下，DAC1、DAC2的中间数据均成为bill。这与输入数据为blllO的情况相同。即，在第一实施方式中，输入数据为bllll、blllO的任一个时，获得的输出值相同。同样，在η = 3、m = 2的情况下，输入数据为blll01、bllll0、blllll的任一个时，获得的输出值相同。即，在第一实施方式中，存在在最大值附近数据分辨率下降的问题。在本实施方式中，为了解决该问题，追加了第2m+l个DA转换器，S卩，第二DA转换器20。作为第一 DA转换器14的中间数据而生成在输入数据的高位η比特数据上附加了校正值的数据，作为第二 DA转换器20的中间数据而生成在O数据上附加了校正值的数据。校正值为其总和与低位m比特数据所示的值相等的数值。在本实施方式中，输入数据的高位η比特数据为最大值时，使第一 DA转换器14的校正值为0，第二 DA转换器20的校正值为输入数据的低位m比特数据。此外,在输入数据的高位η比特数据低于最大值时，使低位m比特数据所示的值的个数的第一 DA转换器14的校正值为1，其他DA转换器14、20的校正值为O，而生成中间数据。图5是表示在本实施方式中n = 3、m = I时的中间数据生成的图案的图。如该表所示，在输入数据的高位3比特低于最大值bill时，以与图3的情况相同的图案生成中间数据。即，在低位I比特为bl时，作为DACl的中间数据而生成在高位η比特数据上附加了校正值bl的数据。其他情况下,作为DAC1、2的中间数据而生成输入数据的高位η比特数据。此外，第二 DA转换器20(DAC3)的中间数据与输入数据的值无关，而为bOOO。换言之，输入数据的高位3比特低于最大值时，作为第二 DA转换器的中间数据生成在O数据上附加了校正值O的值。另一方面，考虑输入数据的高位3比特为最大值bill的情况。此时，将高位η比特数据作为第一 DA转换器14(DAC1、DAC2)的中间数据(校正值为O)生成，将低位I比特的值作为第二 DA转换器20 (DAC3)的中间数据生成。即，输入数据为blllO时将bOOO作为DAC3的中间数据，输入数据为bllll时将b001作为DAC3的中间数据。 考虑该构成时从运算器16输出的值。输入数据为blllO时，DACl DAC3的中间数据成为(blll、blll、b000)。此时，从运算器16输出相当于(blll+blll+b000)/2 = blllO的信号。此外，在输入数据为bllll时，DACl DAC3的中间数据成为(blll、blll、b001)。此时，从运算器16输出相当于(blll+blll+b001)/2 = bllll的信号。即，在第一实施方式中被转换成同一值的bl 110、bl 111，通过本实施方式能够转换成被适当附加了灰度的不同值。从而，在最大值附近也能够获得高分辨率。同样对n = 3、m = 2的情况进行说明。图6是表示在n = 3、m = 2时的中间数据生成的图案的图。如该图6所示，输入数据的高位3比特低于bill时，以与上述实施方式相同的规则生成中间数据。即，输入数据的低位2比特为b01时向DAC1、低位2比特为blO时向DACl和DAC2、低位2比特为bll时向DACl DAC3，输入(高位η比特数据+b001)的数据，向其他DAC输入高位η比特数据。另一方面，在高位3比特为最大值bll I时，向第一 DA转换器14 (DAC1 DAC4)输入高位3比特数据(η比特数据)，向第二 DA转换器20 (DAC5)输入低位2比特数据(m比特数据)。即，DAC5的中间数据，在输入数据为blllOO时成为b000，在为blllOl时成为b001，在为bllllO时成为b010，在为blllll时成为b011o在为该构成时考虑从运算器16输出的值。输入数据为bll 100时，向DACl DAC4输入 bill，向 DAC5 输入 b000。从运算器 16 输出相当于(blll+blll+blll+blll+b000)/4=(blll00+b00000)/4 = bll 100 的信号。在输入数据为blllOl时，向DACl DAC4输入bill，向DAC5输入b001。从运算器16输出相当于(blll00+b001)/4 = blllOl的信号。在输入数据为bll 110时，向DACl DAC4输入bill，向DAC5输入b010。从运算器16输出相当于(blll00+b010)/4 = bllllO的信号。在输入数据为blllll时，向DACl DAC4输入bill，向DAC5输入bOll。从运算器16输出相当于(blll00+b011)/4 = blllll的信号。
S卩，通过设有第二 DA转换器20的本实施方式，可以将在上述实施方式中被转换成同一值的bll 100 blllll,转换成被适当附加了灰度的不同值。另外，在上述例中，作为第一DA转换器14的中间数据生成所使用的校正值，仅使用O或I。但是，只要向各DA转换器14付加的校正值的总和成为低位m比特数据所示的值，校正值也可以是其他值。因此，例如在n = 3、m = 2、输入数据为bOlOll时，也可以使应用于DACl的校正值为bll (d3)、应用于其他DAC的校正值为O。此外，作为其他方式，也可以使应用于DACl的校正值为bl0(d2)、应用于DAC2的校正值为bOl(dl)、应用于其他DAC的校正值为O。此外，在本实施方式中，第二 DA转换器20仅为I个，但也可以设置多个。此时，也是只要设定校正值以使应用于所有DA转换器的校正值的总和与低位m比特数据所示的值相等即可。接下来，参照图7对第三实施方式进行说明。第三实施方式中的物理构成与第二实施方式相同。S卩，在本实施方式中，具有2m个第一 DA转换器14和I个第二 DA转换器20, 运算器16将来自这些2m+l个DA转换器14的输出相加，并用2m除。在本实施方式中，使向第一、第二 DA转换器14、20输入的中间数据的生成图案与第二实施方式不同。对此参照图7进行说明。图7是表示在本实施方式中n = 3、m = 2时的中间数据生成的图案的图。如该图7所示，在本实施方式中，与输入数据的高位η比特数据的值无关，总是作为第一 DA转换器14的中间数据使用高位η比特数据，作为第二 DA转换器20的中间数据使用低位m比特数据。例如，在输入数据为bOlOOO时，作为中间数据，向第一 DA转换器14 (DAC1 DAC4)输入bOlO，向第二 DA转换器20(DAC5)输入b000。此外，在输入数据为b01001时，作为中间数据，向第一 DA转换器14(DAC1 DAC4)输入b010，向第二 DA转换器20 (DAC5)输入b001。在为该构成时考虑从运算器16输出的值。在输入数据为b01000时，DACl DAC5的中间数据为(b010、b010、b010、b010、b000)，从运算器 16 输出(b010X4+b000)/4 =(b01000+b000)/4 = b01000。此外，在输入数据为bOlOOl时，DACl DAC5的中间数据为(b010、b010、b010、b010、b001)，从运算器 16 输出(b01000+b001)/4 = bOlOOl。此外，在输入数据为b01010时，DACl DAC5的中间数据为(b010、b010、b010、b010、b010)，从运算器 16 输出(b01000+b010)/4 = b01010。此外，在输入数据为bOlOll时，DACl DAC5的中间数据为(b010、b010、b010、b010、b011)，从运算器 16 输出(b01000+b010)/4 = bOlOll。即，在本实施方式也可以处理DA转换器14的比特数以上的数据。此外，不需要模拟信号的加权处理等，因此能以更高精度进行比特扩展。另外，在本实施方式中也可以设置多个第二 DA转换器20。设置多个第二 DA转换器20时，设定成使该多个第二 DA转换器20的中间数据的总和与低位m比特数据所示的值相等。此外，以上说明的构成均为一例，只要设置2-个以上的DA转换器，设定成使应用于这些DA转换器的校正值的总和与上述输入数据的低位m比特数据所示的值相等，2m个DA转换器的中间数据为(高位η比特数据+校正值)，其他DA转换器的中间数据为(校正值)，也可以为其他构成。
并且，若采用这样的构成，就不需要进行模拟元件的加权运算等，因此能够以更高精度进行比特扩展。
权利要求
1.一种DA转换装置，其特征在于， 包括2m个η比特的第一 DA转换器； 数据生成构件，根据从上游侧输入的n+m比特的输入数据，生成向上述第一 DA转换器输入的η比特的中间数据；和 运算器，将来自上述第一 DA转换器的输出相加， 上述数据生成构件作为第一DA转换器的中间数据，生成在输入数据的高位η比特数据上附加了校正值的数据， 上述校正值为根据输入数据的低位m比特数据对各DA转换器设定的O以上的数值，且为设定成其总和与上述输入数据的低位m比特数据所示的值相等的数值。
2.—种DA转换装置，其特征在于， 包括2m个η比特的第一 DA转换器； I个η比特的第二 DA转换器； 数据生成构件，根据从上游侧输入的n+m比特的输入数据，生成向上述第一、第二 DA转换器输入的η比特的中间数据；和 运算器，将来自上述第一、第二 DA转换器的输出相加， 上述数据生成构件，作为第一DA转换器的中间数据而生成在输入数据的高位η比特数据上附加了校正值的数据，作为第二 DA转换器的中间数据而生成在O上附加了校正值的数据， 上述校正值为根据输入数据的低位m比特数据对各DA转换器设定的O以上的数值，且为设定成其总和与上述输入数据的低位m比特数据所示的值相等的数值。
3.根据权利要求2所述的DA转换装置，其特征在于， 上述数据生成构件在输入数据的高位η比特数据为最大值时，使上述第一 DA转换器的校正值为O、使第二DA转换器的校正值为输入数据的低位m比特数据所示的值，而生成中间数据。
4.根据权利要求I 3中任一项所述的DA转换装置，其特征在于， 上述数据生成构件在输入数据的高位η比特数据低于最大值时，使上述低位m比特数据所示的值的个数的第一 DA转换器的校正值为I、使其他DA转换器的校正值为O，而生成中间数据。
5.—种DA转换装置，其特征在于， 包括2m个η比特的第一 DA转换器； I个η比特的第二 DA转换器； 数据生成构件，根据从上游侧输入的n+m比特的输入数据，生成向上述第一、第二 DA转换器输入的η比特的中间数据；和 运算器，将来自上述第一、第二 DA转换器的输出相加， 上述数据生成构件,作为第一 DA转换器的中间数据而生成输入数据的高位η比特数据，作为第二 DA转换器的中间数据而生成输入数据的低位m比特数据。
6.一种DA转换装置，其特征在于， 包括2m个以上η比特的DA转换器； 数据生成构件，根据从上游侧输入的n+m比特的输入数据，生成向上述DA转换器输入的η比特的中间数据；和 运算器，将来自上述DA转换器的输出相加， 上述数据生成构件，作为2mfDA转换器的中间数据而生成在上述输入数据的高位η比特数据上附加了校正值的数据，作为其他DA转换器的中间数据而生成表示校正值的数据，上述校正值为根据输入数据的低位m比特数据对各DA转换器设定的O以上的数值，且为设定成其总和与上述输入数据的低位m比特数据所示的值相等的数值。
全文摘要
本发明提供一种能以更高精度进行比特扩展的DA转换装置。DA转换装置(12)包括2m个n比特的DA转换器(14)；将来自该DA转换器(14)的输出相加的运算器(16)；和生成向上述DA转换器输入的n比特的中间数据的数据处理器(12)。数据处理器作为各DA转换器(14)的中间数据，生成在输入数据的高位n比特数据上附加了校正值的数据。校正值被设定成使其总和与输入数据的低位m比特数据所示的值相等。
文档编号H03M1/86GK102843141SQ20111029104
公开日2012年12月26日 申请日期2011年9月22日 优先权日2011年6月20日
发明者加藤徹也 申请人:蒂雅克股份有限公司