专利名称：一种具有ecl鉴相器的锁相环信号源及其生成方法
技术领域：
本发明涉及测试领域，尤其是一种具有ECL鉴相器的锁相环信号源及其生成方法。
背景技术：
锁相技术是目前常用的精确确定频率的方法，应用也越来越广泛，同时对性能的要求也越来越高。作为频率合成的主要部分，锁相环的相位噪声也变成一个非常重要的指标，在发送设备中，它会决定输出信号的频谱纯度；在接收设备中，它是影响接收灵敏度的
一个因素。在锁相环的环路带宽内，参考时钟的相位噪声是影响锁相环输出信号相位噪声的一个主要因素，在参考的相位噪声没影响到噪声基底的情况下，输出的相位噪声会把参考的相位噪声恶化201gN，鉴相频率越高，分频比N越小，所以带内相位噪声越好。图1是现有技术中频谱分析仪DSA1030采用的锁相环结构图。该锁相环由参考时钟发生器101，鉴相器102，电荷泵103，低通滤波器(LPF) 104，压控振荡器105，分频模块106等部分组成。在这种方案中，鉴相频率为IOMHz，鉴相器选用了常见的CMOS技术鉴相，输入输出都是CMOS电平。电荷泵103是通过控制二极管通断实现开关，进行充放电，鉴相器输出的CMOS电平可以直接作为电荷泵的开关信号。该方案实现电路虽然比较简单，但是鉴相频率不能过高，鉴相频率大于20MHz时就不能正常跟踪锁定。而鉴相频率越低，在锁相倍频中造成的相位噪声恶化越多。对于射频信号源，相位噪声是其非常重要的技术指标之一，各个生产厂商都在追求能提供更好噪声性能的设备。而在现有技术却没有有效提供鉴相频率高从而降低信号相位噪声的方案。
发明内容
本发明实施例为了解决上述技术问题，提出了一种具有射极耦合逻辑集成电路鉴相器的锁相环信号源及其生成方法，可以提高鉴相器的频率，降低信号源的噪声。本发明实施例提供了一种具有射极耦合逻辑集成电路(ECL)鉴相器的锁相环信号源，包括，包括参考时钟单元，第一电平转换单元，第二电平转换单元，ECL鉴相器，第三电平转换单元，输出单元；所述参考时钟单元，用于提供参考时钟信号；所述第一电平转换单元，将所述参考时钟信号的电平转换为正射极耦合逻辑电平PECL ；所述第二电平转换单元，将经过分频的所述信号源输出的变化的频率信号的电平转换为PECL电平；所述ECL鉴相器，接收所述第一电平转换单元传送来的PECL电平的参考时钟信号，和所述第二电平转换单元传送来的信号，得到两路信号的相位差，将包含相位差信息的PECL电平信号传送给所述第三电平转换单元；所述第三电平转换单元，将所述包含相位差信息的PECL电平信号转换为符合所述输出单元使用的包含相位差信息的电平信号；所述输出单元，根据所述包含相位差信息的电平信号输出变化的频率信号。根据本发明实施例所述的一种具有射极耦合逻辑集成电路鉴相器的锁相环信号源的一个进一步的方面，所述输出单元进一步包括，电荷泵，环路滤波器，压控振荡器，分频模块；所述电荷泵，根据所述第三电平转换单元输出的包含相位差信息的电平信号对所述环路滤波器进行充放电；所述环路滤波器，依据所述相位差信息产生一个控制电压信号；所述压控振荡器，依据所述控制电压信号输出变化的频率信号；所述分频模块，连接于所述压控振荡器和第二电平转换单元之间，将所述输出频率信号降频，传送给所述第二电平转换单元。根据本发明实施例所述的一种具有射极耦合逻辑集成电路鉴相器的锁相环信号源的另一个进一步的方面，在所述压控振荡器和所述分频模块之间还包括放大模块或预分频模块，用于对所述压控振荡器的输出频率信号进行功率放大或者降频。根据本发明实施例所述的一种具有射极耦合逻辑集成电路鉴相器的锁相环信号源的另一个进一步的方面，所述第一电平转换单元和第二电平转换单元采用输出为PECL电平的逻辑器件。根据本发明实施例所述的一种具有射极耦合逻辑集成电路鉴相器的锁相环信号源的另一个进一步的方面，所述第一电平转换单元和第二电平转换单元为ECL与非门，或非门或比较器。根据本发明实施例所述的一种具有射极耦合逻辑集成电路鉴相器的锁相环信号源的另一个进一步的方面，当所述第一电平转换单元和第二电平转换单元为比较器时，当所述输入信号的电压大于比较电压，贝1J输出PECL高电平，当所述输入信号的电压小于所述比较电压时，则输出PECL低电平，所述比较电压设置为输入信号电压的直流偏置值。根据本发明实施例所述的一种具有射极耦合逻辑集成电路鉴相器的锁相环信号源的另一个进一步的方面，当第一电平转换单元采用比较器时，输入信号为参考时钟信号，当第二电平转换单元采用比较器时，输入信号为经过分频后的输出频率信号。本发明实施例还提供了一种信号产生方法，应用于具有射极耦合逻辑集成电路ECL鉴相器的锁相环信号源，包括，生成参考时钟信号；将所述参考时钟信号的电平转换为具有正射极耦合逻辑电平PECL ；将经过分频的所述信号源输出的变化的频率信号的电平转换为具有PECL电平的
信号;根据所述具有PECL电平的参考时钟信号和所述经过电平转换的输出频率信号，得到两路信号的相位差，输出包含相位差信息的PECL电平信号；将所述包含相位差信息的PECL电平信号转换为符合输出使用的包含相位差信息的电平信号；根据包含相位差信息的电平信号输出变化的频率信号。根据本发明实施例所述的一种信号产生方法的再一个进一步的方面，在根据包含相位差信息的电平信号输出变化的频率信号中还包括，根据包含相位差信息的电平信号，对环路滤波器进行充放电，所述环路滤波器依据所述相位差信息产生一个控制电压信号，依据所述控制电压信号输出变化的频率信号。根据本发明实施例所述的一种信号产生方法的另一个进一步的方面，在将经过分频的所述信号源的输出频率信号的电平转换为具有PECL电平的信号中还包括，放大所述压控振荡器的输出频率信号的功率，再进行分频操作，或者对所述压控振荡器输出的频率信号进行预分频，降低所述输出频率信号的频率。通过本发明实施例，通过ECL鉴相器和与其协调工作的电平转换器可以提高信号源的鉴相频率，从而可以进一步降低信号源的相位噪声。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是现有技术中DSA1030采用的锁相环结构图；图2所示为本发明实施例一种具有射极耦合逻辑集成电路(ECL)鉴相器的锁相环信号源的结构示意图；图3所示为本发明实施例一种具有ECL鉴相器的锁相环信号源生成方法的流程图；图4所示为本发明实施例另一种具有ECL鉴相器的锁相环信号源的结构示意图；图5a为本发明实施例电平转换单元402的结构示意图；图5b为本发明实施例电平转换单元402输入和输出信号的波形图；图6为本发明实施例电平转换单元409的结构示意图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。如图2所示为本发明实施例一种具有射极耦合逻辑集成电路(ECL)鉴相器的锁相环信号源的结构示意图。包括参考时钟单元201，第一电平转换单元202，第二电平转换单元203，ECL鉴相器204，第三电平转换单元205，输出单元206。所述参考时钟单元201提供参考时钟信号。所述第一电平转换单元202，将所述参考时钟信号的电平转换为正射极耦合逻辑电平(PECL)。所述第二电平转换单元203，将经过分频的所述信号源输出的变化的频率信号的电平转换为具有PECL电平。所述ECL鉴相器204，接收所述第一电平转换单元202传送来的具有PECL电平的参考时钟信号，和所述第二电平转换单元203传送来的信号，得到两路信号的相位差，将包含相位差信息的PECL电平信号传送给所述第三电平转换单元205。所述第三电平转换单元205，将所述包含相位差信息的PECL电平转换为符合所述输出单元206所使用的包含相位差信息的电平信号。所述输出单元206，根据所述包含相位差信息的电平信号输出变化的频率信号。其中，输出单元输出的变化的频率信号就是所述信号源输出的变化的频率信号。其中，所述输出单元206进一步包括，电荷泵，根据所述第三电平转换单元205输出的包含相位差信息的电平信号对所述环路滤波器进行充放电。其中，电荷泵对环路滤波器进行充放电是根据包含相位差信息的电平信号进行的，例如，当包含相位差的电平信号为高电平时，对所述环路滤波器进行充电，当包含相位差信息的电平信号为低电平时，对所述环路滤波器进行放电。环路滤波器，依据所述相位差信息产生一个控制电压信号，传送给压控振荡器。所述环路滤波器还滤除控制电压信号中的高频分量和噪声，取电压信号的平均分量。所述压控振荡器，根据所述包含相位差信息的控制电压信号输出变化的频率信号。还包括分频模块，连接于所述压控振荡器和第二电平转换单元203之间，将所述输出频率信号降频，传送给所述第二电平转换单元203。当采用具有PECL电平输出的分频模块时，可以省却第二电平转换单元203，这样可以减少电路面积，节约成本。在所述压控振荡器和所述分频模块之间还可以包括放大模块或预分频模块，用以扩展应用压控振荡器的频率范围和幅度范围。其中放大模块用于放大所述压控振荡器输出的信号功率，预分频模块的输出频率值为压控振荡器输出频率值的1/M，M为预分频模块的分频比，压控振荡器的输出经过预分频模块后再输入给分频模块，这样需要分频模块可工作最大频率降为压控振荡器最大输出频率的1/M，降低了对分频模块可工作的最大频率的要求。其中所述ECL鉴相器204为由ECL电路实现的鉴相器，取代传统的晶体管-晶体管逻辑电路(TTL)逻辑，这种ECL鉴相器逻辑摆幅较小，当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少。所述第一电平转换单元202和第二电平转换单元203可以采用输出为PECL电平的逻辑器件，例如比较器、ECL与非门，或非门等实现电平转换。当采用所述比较器时，当所述输入信号的电压大于比较电压，则输出PECL高电平(即控制电荷泵对环路滤波器进行充电)，当所述输入信号的电压小于所述比较电压时，则输出PECL低电平(即控制电荷泵对环路滤波器放电)，所述比较电压可以设置为输入信号电压的直流偏置值。其中，当第一电平转换单元202采用比较器时，输入信号为参考时钟信号，当第二电平转换单元203采用比较器时，输入信号为经过分频后的输出频率信号。 所述第三电压转换单元205转换所述ECL鉴相器204输出的包含相位差信息的电平信号，将所述ECL鉴相器204输出的包含相位差信息的电平信号转换为控制电荷泵的两个单端控制信号。通过上述实施例，可以实现频率合成器的鉴相频率得到提升，例如可以大于150MHz，对优化PLL的相位噪声有极大的有益作用。如图3所示为本发明实施例一种具有ECL鉴相器的锁相环信号源生成方法的流程图。包括步骤301，生成参考时钟信号。步骤302，将所述参考时钟信号的电平转换为具有正射极耦合逻辑电平(PECL)。步骤303，将经过分频的所述信号源输出的变化的频率信号的电平转换为具有PECL电平的信号。步骤304，根据所述具有PECL电平的参考时钟信号和所述经过电平转换的输出频率信号，得到两路信号的相位差，输出包含相位差信息的PECL电平信号。步骤305，将所述包含相位差信息的PECL电平信号转换为符合输出使用的包含相位差信息的电平信号。步骤306，根据包含相位差信息的电平信号输出变化的频率信号。在所述步骤306中进一步包括，根据包含相位差信息的电平信号，对环路滤波器进行充放电，所述环路滤波器依据所述相位差信息产生一个控制电压信号，根据所述转换后的控制电压信号控制输出频率信号的变化。 在所述步骤303中，在对所述信号源的输出频率信号进行分频中，还可以包括放大所述压控振荡器输出频率信号的信号功率，再进行分频操作，或者对所述压控振荡器输出的频率信号进行预分频，降低所述输出的频率信号。通过上述实施例，可以实现频率合成器的鉴相频率得到提升，对优化PLL的相位噪声有极大的有益作用。如图4所示为本发明实施例另一种具有ECL鉴相器的锁相环信号源的结构示意图。包括参考时钟单元401，电平转换单元402，ECL鉴相器403，电平转换单元404，电荷泵405，环路滤波器406，压控振荡器407，分频器408，电平转换单元409，预分频器410。所述参考时钟单元401提供鉴相用的参考时钟信号fl。电平转换单元402将参考时钟信号fl的电平转换为具有PECL电平的信号fr，其中电平转换单元402可以如图5a所示，采用比较器电路实现该电平转换单元402，所述参考时钟信号fl为正弦波，利用电平转换单元402将正弦波转换为PECL电平，以供ECL鉴相器403使用，在图5a中，参考时钟信号fl从比较器501的位置2输入；比较电压由比较器501的位置I接入；位置3是比较器501的最终输出，是符合PECL电平的方波信号。比较器501各位置的输入、输出信号波形如图5b所不，图5b中，2为参考时钟信号fl输入波形，为正弦波；1为比较电压，为恒定的直流电压，比较电压值设置为参考时钟信号输入的直流偏置值V' ;3为比较器501的输出，当2的瞬时值大于比较电压时，输出PECL高电平Vh，当2的瞬时值小于比较电压时，输出PECL低电平八。在其它的实施例中还可以使用ECL与非门，或非门等实现电平转换单元402的电平转换功能。ECL鉴相器403，用于比较参考时钟fr与压控振荡器407经过分频后信号fv的相位，相位误差信息包含在其输出的PECL高低电平中来体现，例如输出高电平则代表参考时钟fr的相位超前分频后信号fv的相位，低电平代表参考时钟fr的相位滞后分频后信号fv的相位。该ECL鉴相器403采用了 ECL电路实现，取代传统的晶体管_晶体管逻辑电路(TTL)逻辑，利用ECL电平上升下降时间短，转换速度快的特点，能实现用高鉴相频率鉴相，极大的改善了射频信号源输出信号的相位噪声。其中，由于压控振荡器407经分频器408后输出的信号f2为正弦波，且信号幅度会根据分频比的不同有不同，分频比增大会导致输出信号幅度的减小，该信号幅度也不能满足ECL鉴相器403输入电平的要求，需要在分频器408与ECL鉴相器403之间加入电平转换单元404。电平转换单元404可以采用例如图5a的结构与电平转换单元402相同，在此不再赘述。比较电压设置为分频器408分频后输出信号经过隔直，偏置后的直流偏置电压值，这样对于不同的分频比情况，即使输出信号幅度不同，使用同一个比较电压比较，也不会影响比较输出信号的正确性，这样可以保证输入到ECL鉴相器403的电平为PECL电平。例如:分频后的f2为0-0.8V的正弦信号，经过交流耦合偏置后(偏置电压V'设为1.5V)，在2处输入为1.1-1.9V的正弦信号，I处比较电压设为1.5V，则当2处输入大于
1.5V时，在3处输出为2.3V，当2处输入小于1.5V时在3处输出为1.9V，3处输出为具有ECL逻辑电平的方波信号。电荷泵405中包含两个开关，两个单端控制信号分别控制两个开关。同一时刻这两个单端控制信号电平是相反的，即两个开关一个导通一个关断，通过控制开关的导通和关断，对环路滤波器406进行充电或放电，由此将包含相位信息的电平信号转换为与包含相位差信息的电压信号。其中，在电荷泵405与ECL鉴相器403之间还具有电平转换单元409，如果ECL鉴相器403输出为两组差分信号，其中每一组差分信号为相反的两个信号，ECL鉴相器403输出电平的摆幅为0.4V，即高电平2.3V，低电平1.9V，使用这两组差分信号用作控制电荷泵405开关工作，需要经过电平转换单元409后构成两个单端控制信号，控制信号高电平为1.5V，低电平为0(在其它的是实施例中可能为其它值，这里只为举例)，所述电平转换单元409主要完成两个功能:一是将两组差分信号转换成两个单端信号；另一个是完成电平值的转换，在本实施例中采用具有电流源的差分放大电路完成该功能，对于每一组差分信号来说，电平转换单元409可以如图6所示，ECL鉴相器403的一组差分信号输出分别作为Uil和Ui2输入，Utjl输出作为电荷泵405的一路单端控制信号Utjl = I1XR1，另一路单端控制信号U02可以通过另一个电平转换单元409从另一组ECL鉴相器403输出的差分信号中获得。所述相位差信息在ECL鉴相器输出的差分信号的高低电平中得到体现，例如，其中高电平时高电平电荷泵对环路滤波器406进行充电，低电平时电荷泵对环路滤波器406进行放电。所述环路滤波器406，根据电荷泵对其充放电的所带来的电压变化，将相位差信息转换为控制电压信号，传送给压控振荡器407。所述压控振荡器407根据所述转换后的控制电压信号控制输出频率信号fo的变化。所述分频器408对输出频率信号fo进行分频，降低输出频率信号的频率，然后输入到电平转换单元404。其中，分频器408如果可以直接输出PECL电平的信号，就可以省略电平转换单元404，从而可以减少电路面积，节约成本。在压控振荡器407和所述分频器408之间还可以包括预分频器410或者放大器(图未示)，该预分频器410用于降低所述输出频率信号的频率，输出频率值为压控振荡器407输出频率值的1/M，M为预分频器410的分频比，压控振荡器407的输出经过预分频器410后再输入给分频器408，这样需要分频器408可工作最大频率降为压控振荡器407最大输出频率的1/M，降低了对分频器408可工作的最大频率的要求。所述放大器可以增大输出频率信号的功率，当压控振荡器输出的频率信号幅度较小，不能满足分频器对输入信号幅度的要求时，则需要放大器放大输出频率信号的功率。通过本发明实施例，通过ECL鉴相器和与其协调工作的电平转换器可以提高信号源的鉴相频率，从而可以进一步降低信号源的相位噪声。以上所述的具体实施方式
，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式
而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种具有射极耦合逻辑集成电路ECL鉴相器的锁相环信号源，其特征在于， 包括参考时钟单元，第一电平转换单元，第二电平转换单元，ECL鉴相器，第三电平转换单元，输出单元； 所述参考时钟单元，用于提供参考时钟信号； 所述第一电平转换单元，将所述参考时钟信号的电平转换为正射极耦合逻辑电平PECL ； 所述第二电平转换单元，将经过分频的所述信号源输出的变化的频率信号的电平转换为PECL电平； 所述ECL鉴相器，接收所述第一电平转换单元传送来的PECL电平的参考时钟信号，和所述第二电平 转换单元传送来的信号，得到两路信号的相位差，将包含相位差信息的PECL电平信号传送给所述第三电平转换单元； 所述第三电平转换单元，将所述包含相位差信息的PECL电平信号转换为符合所述输出单元使用的包含相位差信息的电平信号； 所述输出单元，根据所述包含相位差信息的电平信号输出变化的频率信号。
2.根据权利要求1所述的一种具有射极耦合逻辑集成电路ECL鉴相器的锁相环信号源，其特征在于，所述输出单元进一步包括，电荷泵，环路滤波器，压控振荡器，分频模块； 所述电荷泵，根据所述第三电平转换单元输出的包含相位差信息的电平信号对所述环路滤波器进行充放电； 所述环路滤波器，依据所述相位差信息产生一个控制电压信号； 所述压控振荡器，依据所述控制电压信号输出变化的频率信号； 所述分频模块，连接于所述压控振荡器和第二电平转换单元之间，将所述输出频率信号降频，传送给所述第二电平转换单元。
3.根据权利要求2所述的一种具有射极耦合逻辑集成电路ECL鉴相器的锁相环信号源，其特征在于，在所述压控振荡器和所述分频模块之间还包括放大模块或预分频模块，用于对所述压控振荡器的输出频率信号进行功率放大或者降频。
4.根据权利要求1所述的一种具有射极耦合逻辑集成电路ECL鉴相器的锁相环信号源，其特征在于，所述第一电平转换单元和第二电平转换单元采用输出为PECL电平的逻辑器件。
5.根据权利要求4所述的一种具有射极耦合逻辑集成电路ECL鉴相器的锁相环信号源，其特征在于，所述第一电平转换单元和第二电平转换单元为ECL与非门，或非门或比较器。
6.根据权利要求5所述的一种具有射极耦合逻辑集成电路ECL鉴相器的锁相环信号源，其特征在于，当所述第一电平转换单元和第二电平转换单元为比较器时，当所述输入信号的电压大于比较电压，则输出PECL高电平，当所述输入信号的电压小于所述比较电压时，则输出PECL低电平，所述比较电压设置为输入信号电压的直流偏置值。
7.根据权利要求6所述的一种具有射极耦合逻辑集成电路ECL鉴相器的锁相环信号源，其特征在于，当第一电平转换单元采用比较器时，输入信号为参考时钟信号，当第二电平转换单元采用比较器时，输入信号为经过分频后的输出频率信号。
8.一种信号产生方法，应用于具有射极耦合逻辑集成电路ECL鉴相器的锁相环信号源，其特征在于包括， 生成参考时 钟信号； 将所述参考时钟信号的电平转换为具有正射极耦合逻辑电平PECL ； 将经过分频的所述信号源输出的变化的频率信号的电平转换为具有PECL电平的信号; 根据所述具有PECL电平的参考时钟信号和所述经过电平转换的输出频率信号，得到两路信号的相位差，输出包含相位差信息的PECL电平信号； 将所述包含相位差信息的PECL电平信号转换为符合输出使用的包含相位差信息的电平 目号; 根据包含相位差信息的电平信号输出变化的频率信号。
9.根据权利要求8所述的一种信号产生方法,其特征在于,在根据包含相位差信息的电平信号输出变化的频率信号中还包括，根据包含相位差信息的电平信号，对环路滤波器进行充放电，所述环路滤波器依据所述相位差信息产生一个控制电压信号，依据所述控制电压信号输出变化的频率信号。
10.根据权利要求8所述的一种信号产生方法，其特征在于，在将经过分频的所述信号源的输出频率信号的电平转换为具有PECL电平的信号中还包括，放大所述压控振荡器的输出频率信号的功率，再进行分频操作，或者对所述压控振荡器输出的频率信号进行预分频，降低所述输出频率信号的频率。
全文摘要
本发明涉及测试领域，尤其是一种具有ECL鉴相器的锁相环信号源及其生成方法，其中信号源包括参考时钟单元用于提供参考时钟信号；ECL鉴相器，接收第一电平转换单元传送来的PECL电平的参考时钟信号，和第二电平转换单元传送来的经过分频处理的变化的输出信号，将两路信号的包含相位差信息的PECL电平信号传送给第三电平转换单元；第三电平转换单元将包含相位差信息的PECL电平转换为符合输出单元所使用的电平信号；输出单元根据相位差信息输出变化的频率信号。通过本发明实施例，通过ECL鉴相器和与其协调工作的电平转换器可以提高信号源的鉴相频率，从而可以进一步降低信号源的相位噪声。
文档编号H03L7/099GK103178842SQ20111043163
公开日2013年6月26日 申请日期2011年12月21日 优先权日2011年12月21日
发明者张弘, 何毅军, 王悦, 王铁军, 李维森 申请人:北京普源精电科技有限公司