专利名称：开关电容型d/a变换器的制作方法
技术领域：
本实用新型涉及一种开关电容型D/A变换器。
背景技术：
开关电容型D/A变换器是一种已知的将数字信号变换为模拟信号的D/A变换器。 开关电容型D/A变换器接受N位(bit)数据，输出具有与其对应的电压电平的模拟信号。D/A变换器包含与时钟信号同步地控制导通、关断的开关，和与数字数据的各位相对应地控制导通、关断的开关。如在专利文献2中所公开的，在一般的开关电容型D/A变换器中，使用 N 沟道 MOSFET (Metal Oxide Semiconductor Field Effect Transistor)或利用它构成的传输门(transfer gate)作为开关。[专利文献1]日本特开2003-283337号公报[专利文献2]日本特开2001-111427号公报
实用新型内容本实用新型申请人研究包含N沟道MOSFET作为开关的开关电容型D/A变换器，以至于认识到以下问题。图1是示出开关电容型D/A变换器的结构的一部分的电路图。开关电容型D/A变换器的开关可以分类为在数字信号的各位为1时导通的第一开关组M11，和为0时导通的第二开关组M12。并且，经由反相器502、504对第一开关组Mll 和第二开关组M12上提供栅极信号Gl、G2。N沟道MOSFET在其栅极上施加高电平电压时导通，施加低电平电压时关断。从反相器502、504输出的栅极信号Gl、G2的高电平电压为电源电压Vdd，低电平电压为接地电压Vgnd。因此，各开关的导通电阻取决于电源电压Vdd。也就是，当电源电压Vdd上重叠噪音时，存在开关的导通电阻变化，D/A变换器的电源电压抑制比(PSRR=Power Supply Rejection Ratio)恶化的问题。特别地，在使用电荷泵电路和开关调节器等DC/DC变换器的输出电压作为电源电压Vdd的情况下，PSRR的恶化是显著的。当将相关的D/A变换器用于音频信号处理时，还产生音质恶化的问题。以上的考虑不是作为本实用新型领域中的公知常识的范围所能够发现的。进一步地说，上述考虑本身是本申请人最先想到的。本实用新型鉴于上述情况而完成，本实用新型的一实施方式的一个示例性目的是提供一种改善PSRR的开关电容型D/A变换器。本实用新型的一实施方式涉及一种接受m位(m是自然数)的输入数据并输出与其值相对应的模拟信号的开关电容型D/A变换器。开关电容型D/A变换器包括分别对输入数据的每一位设置的m个开关电路，其分别包含在输入数据的对应位为1时导通、为0时关断的第一开关组和在对应位为0时导通、为1时关断的第二开关组；第一反相器，其将栅极信号输出到第一开关组的各开关；以及第二反相器，其将栅极信号输出到第二开关组的各开关。第一开关组和第二开关组的各开关由P沟道MOSFET (Metal Oxide Semiconductor Field Effect Transistor)构成。在第一反相器和第二反相器的各下侧电源端子上施加接地电压。根据该实施方式，由于在P沟道MOSFET应该导通的期间，其栅极上被施加接地电压，所以开关的导通电阻难以受到电源电压变化的影响，从而可以改善PSRR。P沟道MOSFET的背栅极可以被固定在比输入到第一反相器和第二反相器的上侧电源端子上的电压低的电位。P沟道MOSFET的导通电阻比N沟道MOSFET的导通电阻高。因此，通过将P沟道 MOSFET的背栅极不是固定在电源电压，而是固定在比其低的电压，可以使导通电阻降低，以补偿P沟道MOSFET的缺点。可以在第一、第二反相器的上侧电源端子上提供DC/DC变换器的输出电压。当DC/DC变换器的输出电压上重叠开关噪音时，在使用P沟道MOSFET作为开关的情况下，可以得到PSRR不受开关噪音影响的效果。本实用新型的另一实施方式涉及一种开关电容型D/A变换器。该开关电容型D/ A变换器包括分别对输入数据的每一位设置的m个开关电路，其分别包含在输入数据的对应位为1时导通、为0时关断的第一开关组和在对应位为0时导通、为1时关断的第二开关组；第一反相器，其将栅极信号输出到第一开关组的各开关；第二反相器，其将栅极信号输出到第二开关组的各开关；带隙基准(band gap reference)电路，其生成基准电压；以及线性调节器(Linear Regulator)，其输出与基准电压相对应的电压。第一开关组和第二开关组的各开关由 N 沟道 MOSFET (Metal Oxide SemiconductorFieldEffectTransistor)构成，对第一反相器和第二反相器的上侧电源端子提供线性调节器的输出电压。由于线性调节器根据来自带隙基准电路的基准电压而生成电压，所以其输出电压具有高PSRR，从第一、第二反相器输出的栅极信号的高电平电压也具有高PSRR。因此，即使使用N沟道MOSFET作为开关，也可以抑制其导通电阻的变化，并且可以抑制D/A变换器的 PSRR的恶化或者改善PSRR。本实用新型的又一实施方式涉及一种开关电容型D/A变换器。该开关电容型D/ A变换器包括分别对输入数据的每一位设置的m个开关电路，其分别包含在输入数据的对应位为1时导通、为O时关断的第一传输门组和在对应位为O时导通、为1时关断的第二传输门组；第一反相器，将栅极信号输出到第一传输门组的N沟道MOSFET和第二传输门组的 P沟道MOSFET ；第二反相器，其将栅极信号输出到第一传输门组的P沟道MOSFET和第二传输门组的N沟道MOSFET ；带隙基准电路，其生成基准电压；以及线性调节器，其接受基准电压。在第一反相器和第二反相器的下侧电源端子上施加接地电压，在第一反相器和第二反相器的上侧电源端子上施加线性调节器的输出电压。根据该实施方式，可以抑制P沟道MOSFET的导通电阻和N沟道MOSFET的导通电阻的变化，并且可以抑制D/A变换器的PSRR的恶化或者改善PSRR。输入数据可以是数字音频信号。根据上述任何一种实施方式的D/A变换器，可以实现高品质的音频信号处理。并且，作为本实用新型的实施方式，以上的构成要素的任意组合或在方法、装置等之间变换本实用新型的表现形式而得到的都是有效的。根据本实用新型的实施方式，可以改善PSRR。
图1是示出开关电容型D/A变换器的结构的一部分的电路图。图2是示出根据第一实施方式的开关电容型D/A变换器的结构的电路图。图3是示出根据第二实施方式的D/A变换器的电源部的结构的电路图。图4是示出根据第三实施方式的D/A变换器的一部分结构的电路图。图5是示出图2的第一运算部和第二运算部的变形例的电路图。标号说明100. . . D/A变换器，10...开关电路，12...第一反相器，14...第二反相器， 20ρ· · ·第一运算部，20η. · ·第二运算部，22. · ·运算放大器，Ci. · ·输入电容器，SWl. · ·第一开关，SW2...第二开关，SW3...第三开关，SW4...第四开关，SW5...第五开关，SW6...第六开关，SWI...第七开关，SW8...第八开关，Cl...第一电容器，C2...第二电容器，12...第一反相器，14...第二反相器，30...带隙基准电路，32...启动电路，34...第一线性调节器，36...第二线性调节器，40. . . DC/DC变换器。
具体实施方式
在下文中，将参考优选实施方式和附图说明本实用新型。在各图中示出的相同的或相等的构成要素、部件、处理赋予相同的符号，并且适当地省略重复的说明。此外，实施方式不是限定本实用新型而是示例性的，在实施方式中记载的所有特征及其组合不限为一定是本实用新型的本质。在本说明书中，所谓的“部件A与部件B连接的状态”除了部件A和部件B物理地直接连接的情况以外，还包含部件A和部件B经由对它们的电气连接状态没有实质影响的、 或不会损坏由它们的结合所起的功能和效果的其他部件间接连接的情况。同样地，所谓的“部件C设置在部件A和部件B之间的状态”除了部件A和部件C 或部件B和部件C直接连接的情况以外，还包含经由对它们的电气连接状态没有实质影响的、或不会损坏由它们的结合所起的功能和效果的其他部件间接连接的情况。(第一实施方式)图2是示出根据第一实施方式的开关电容型D/A变换器100的结构的电路图。D/A变换器100接受m位(m是自然数)的输入数据Vdate1 Vdatem，输出与其值相对应的差动模拟信号。输入数据示例为数字音频信号。D/A变换器100包括分别对输入数据的各位Vdata1 Vdatem中的每一位设置的m 个开关电路IO1 IOm、对各位Vdate1 Vdatem中的每一位设置的m个输入电容器对(CiH/ CiD1 (CiH/CiL)m、开关SWl SW4、第一运算部20p、第二运算部20η。对D/A变换器100的端子IVPm七分别提供上侧基准电压VH、中间基准电压VM、下侧基准电压\。由于开关电路IO1-IOm具有相同的结构，所以着眼于第一位的开关电路101来说明其结构。开关电路10包括第一输入端子mH、第二输入端子I队、第一输出端子ουτρ、第二输出端子0UTn。开关电路IOi在数据Vdatei为1(高电平)时，将第一输出端子OUTp和第一输入端子INh连接，将第二输出端子OUTn和第二输入端子I队连接。开关电路IOi在数据Vdatei为1(高电平)时，将第一输出端子OUTp和第一输入端子INh连接，将第二输出端子OUTn和第二输入端子I队连接。相反地，开关电路IOi在数据Vdatei为0(低电平)时，将第一输出端子OUTp和第二输入端子I队连接，将第二输出端子OUTn和第一输入端子mH连接。开关电路IOi包含在输入数据的对应位Vdatei为1时导通、为0时关断的第一开关组Ml、M4，和在输入数据的对应位Vdatei为0时导通、为1时关断的第二开关组M2、M4。在本实施方式中，开关Ml M4由P沟道MOSFET构成。第二反相器14将Vdatei 反向，并作为栅极信号提供给第二开关组M2、M3。第一反相器12将第二反相器14的输出信号反向，并作为栅极信号提供给第一开关组Ml、M4。如图2的右下部分所示，在第一反相器12和第二反相器14的各下侧电源端子上施加接地电压(OV)。此外，在第一反相器12和第二反相器14的各上侧电源端子上施加电源电压Vdd。电源电压Vdd通过DC/DC变换器40生成。P沟道MOSFET的背栅极被固定在比输入到第一反相器12和第二反相器14的上侧电源端子上的电压Vdd低的电位Vh。输入电容器CiH1 CiHm的第一端子之间共同连接。此外，输入电容器CiHi的第二端子与开关电路IOi的第一输入端子mH连接。输入电容器CiL1 CiLm的第一端子之间共同连接。此外，输入电容器CiLi的第二端子与开关电路IOi的第二输入端子I队连接。D/A变换器100与时钟信号同步地交替重复第一状态Φ 1和第二状态Φ 2。图2 的各开关的导通、关断状态与第一状态Φ 1相对应，在图2中关断的开关在第二状态Φ 2中导通。第一开关SWl设置在输入电容器CiH1 CiHm共同连接的第一端子和施加上侧基准电压Vh的端子之间。第三开关SW3设置在输入电容器CiH1 CiHm共同连接的第一端子和施加中间基准电压\的端子Pm之间。第二开关SW2设置在输入电容器CiL1 CiLm共同连接的第一端子和施加下侧基准电压\的端子&之间。第四开关SW4设置在输入电容器CiL1 CiLm共同连接的第一端子和施加中间基准电压\的端子Pm之间。第一运算部20p的输入端子Pi与开关电路IO1 IOm的各第一输出端子OUTp共同连接。第一运算部20p包括运算放大器22、第一电容器Cl、第二电容器C2、和第五开关 SW5 第八开关SW8。在运算放大器22的同相输入端子上输入基准电压。第五开关SW5设置在输入端子Pi和基准电压端子之间，第六开关SW6设置在运算放大器22的同相输入端子和输入端子Pi之间。第一电容器Cl设置在运算放大器22的同相输入端子和输出端子之间。第七开关SW7和第二电容器C2依次串联地设置在运算放大器22的输出端子和输入端子Pi之间。第八开关SW8设置在第七开关SW7与第二电容器C2的连接点和基准电压端子之间。第二运算部20η与第一运算部20ρ具有相同的结构，在其输入端子Pi上共同地连接开关电路IO1 IOm的各第二输出端子OUTn。
7[0056]以上是D/A变换器100的结构。接下来，说明其动作。作为P沟道MOSFET的开关组Ml M4在来自反相器12、14的栅极信号为低电平即接地电压OV时导通。接地电压OV在即使电源电压Vdd变化时也不受其影响，或者即使受到影响，其影响也是非常小的。也就是，开关组Ml M4的导通电阻即使在电源电压Vdd 变化时，也几乎不改变。因此，根据图1的D/A变换器100，与将N沟道MOSFET用于开关Ml M4的情况相比，可以改善PSRR特性。具体地，相对于在使用N沟道MOSFET的情况下PSRR是60dB左右，通过使用P沟道M0SFET，可以改善到90dB左右。这是非常显著的效果。根据以上内容，可以优选地将D/A变换器100用于要求PSRR特别高的音频信号处理中。此外，P沟道MOSFET的导通电阻由于比相同尺寸的N沟道MOSFET的导通电阻大， 所以当要得到与采用N沟道MOSFET时相同的导通电阻时，需要增大P沟道MOSFET的面积。虽然一般更在P沟道MOSFET的背栅极上包加电源电压Vdd，但是在图2的D/A变换器100中，在开关Ml M4的背栅极上施加的是比电源电压Vdd低的电压，具体地是上侧基准电压VH。由此，可以使P沟道MOSFET的导通电阻降低，并且不需要那样地增大P沟道 MOSFET的尺寸，可以抑制电路面积的增加。如上所述，晶体管Ml M4的导通电阻不受电源电压Vdd的影响。因此，作为电源电压Vdd，可以使用变化量大的DC/DC变换器的输出电压。由于DC/DC变换器的变换效率比线性调节器的更好，所以通过采用D/A变换器100，可以降低系统整体的消耗功率。(第二实施方式)第二实施方式说明通过与第一实施方式不同的方法改善PSRR的技术。图3是示出根据第二实施方式的D/A变换器IOOa的电源部的结构的电路图。在第二实施方式中，构成D/A变换器100的开关电路10的开关Ml M4由N沟道MOSFET构成。D/A变换器IOOa的电源部包括DC/DC变换器40、带隙基准电路30、启动电路32、 第一线性调节器34、第二线性调节器36。DC/DC变换器40接受3V左右的输入电压，并将其变换为1.8V左右的电源电压 Vdd0输入电压例如也可以是电池电压。带隙基准电路30生成1. 2V左右的基准电压VBeK。启动电路32设置用于启动带隙基准电路30。带隙基准电路30和启动电路32采用公知的技术构成即可。在带隙基准电路 30的输出端子连接电容器CBeK。并且，在带隙基准电路30的误差放大器EA的电源端子上可以提供电源电压Vdd，也可以提供由后级的第一线性调节器34生成的第二电源电压Vdd‘。第一线性调节器34包含接受基准电压Vbct的电压跟随器，并生成1. 2V左右的第二电源电压Vdd'。第二电源电压Vdd'被提供到第一反相器12和第二反相器14的上侧电源端子上。此外，第一线性调节器34将第二电源电压Vdd'分压，并生成共模(common) 电压Vcom0第二线性调节器36接受公共电压Vcom，生成上侧基准电压Vh、中间基准电压VM、下侧基准电压\。在第二线性调节器36的产生上侧基准电压Vh的端子上，外接平滑用的电容器C10。上侧基准电压Vh被提供到第一反相器12和第二反相器14的上侧电源端子上。[0071]以上是D/A变换器IOOa的结构。由于上侧基准电压Vh是基于基准电压Vbct由第一线性调节器34和第二线性调节器36生成的，所以不受电源电压Vdd变化的影响，具有稳定的电压电平。因此，作为N沟道MOSFET的晶体管Ml M4的导通电阻难以受到电源电压 Vdd变化的影响。根据图3的D/A变换器100a，可以将N沟道MOSFET用于开关Ml M4，并且改善 PSRR0并且，在第一实施方式中，可以对第一反相器12和第二反相器14的上侧电源端子上提供由图3的第一线性调节器34生成的第二电源电压Vdd'。(第三实施方式)第三实施方式可以理解为第一和第二实施方式的组合。图4是示出根据第三实施方式的D/A变换器IOOb的一部分结构的电路图。由于D/A变换器IOOb的电源部与图3的电源部同样地构成即可，所以省略。在D/A变换器IOOb中，构成开关电路IOb的开关由传输门TG构成。传输门TG包含P沟道MOSFET和N沟道M0SFET。对第一反相器12和第二反相器14的上侧电源端子提供第二电源电压Vdd’，并且对它们的下侧电源端子提供接地电压0V。通过第三实施方式，可以降低构成开关电路10的开关的导通电阻，并且得到高的 PSRR0以上基于实施方式说明了本实用新型。本领域技术人员应该理解，该实施方式是示例性的，它们的各构成要素和各处理工艺可以组合为各种各样的变形例，并且这些变形例也在本实用新型的范围内。下面，将说明这些变形例。在图2中示出的电容器和开关是拓扑的一个例子，本实用新型可以适用于已知的、或将来可使用的各种拓扑的开关电容型D/A变换器。图5是示出图2的第一运算部20p 和第二运算部20η的变形例的电路图。在图5中，第一运算部20ρ和第二运算部20η构成为共用单个差动放大器23，来代替两个运算放大器22。电容器和开关的拓扑与图2的相同。虽然在实施方式中说明了差动输出的D/A变换器，但是本实用新型也可以适用于单端形式的D/A变换器。虽然根据实施方式采用具体的用语说明了本实用新型，但是实施方式只不过示出本实用新型的原理、应用，在不脱离权利要求的范围所规定的本实用新型的思想的范围内， 可以对实施方式进行多个变形例和配置的改变。
权利要求1.一种开关电容型D/A变换器，接受m位的输入数据，并输出与其值相对应的模拟信号，其中m是自然数，其特征在于，包括分别对所述输入数据的每一位设置的m个开关电路，其分别包含在所述输入数据的对应位为1时导通、为0时关断的第一开关组和在所述对应位为0时导通、为1时关断的第二开关组；第一反相器，其将栅极信号输出到所述第一开关组的各开关；以及第二反相器，其将栅极信号输出到所述第二开关组的各开关， 所述第一开关组和所述第二开关组的各开关由P沟道MOSFET构成， 在所述第一反相器和所述第二反相器的各下侧电源端子上施加接地电压。
2.根据权利要求1所述的开关电容型D/A变换器，其特征在于，所述P沟道MOSFET的背栅极被固定在比输入到所述第一反相器和所述第二反相器的上侧电源端子上的电压低的电位。
3.根据权利要求1或2所述的开关电容型D/A变换器，其特征在于，对所述第一反相器、第二反相器的上侧电源端子上提供DC/DC变换器的输出电压。
4.根据权利要求1或2所述的开关电容型D/A变换器，其特征在于，所述输入数据是数字音频信号。
5.一种开关电容型D/A变换器，接受m位的输入数据，并输出与其值相对应的模拟信号，其中m是自然数，其特征在于，包括分别对所述输入数据的每一位设置的m个开关电路，其分别包含在所述输入数据的对应位为1时导通、为0时关断的第一开关组和在所述对应位为0时导通、为1时关断的第二开关组；第一反相器，其将栅极信号输出到所述第一开关组的各开关； 第二反相器，其将栅极信号输出到所述第二开关组的各开关； 带隙基准电路，其生成基准电压；以及线性调节器，其输出与所述基准电压相对应的电压， 所述第一开关组和所述第二开关组的各开关由N沟道MOSFET构成， 对所述第一反相器和所述第二反相器的上侧电源端子上提供所述线性调节器的输出电压。
6.一种开关电容型D/A变换器，接受m位的输入数据，并输出与其值相对应的模拟信号，其中m是自然数，其特征在于，包括分别对所述输入数据的每一位设置的m个开关电路，其分别包含在所述输入数据的对应位为1时导通、为0时关断的第一传输门组和在所述对应位为0时导通、为1时关断的第二传输门组；第一反相器，其将栅极信号输出到所述第一传输门组的N沟道MOSFET和所述第二传输门组的P沟道MOSFET ；第二反相器，其将栅极信号输出到所述第一传输门组的P沟道MOSFET和所述第二传输门组的N沟道MOSFET ；带隙基准电路，其生成基准电压；以及线性调节器，其接受所述基准电压，在所述第一反相器和所述第二反相器的下侧电源端子上施加接地电压， 在所述第一反相器和所述第二反相器的上侧电源端子上施加所述线性调节器的输出电压。
专利摘要本实用新型提供开关电容型D/A变换器，改善开关电容型D/A变换器的PSRR。开关电容型D/A变换器(100)，接受m位(m是自然数)的输入数据，并输出与其值相对应的模拟信号。开关电路(10)分别对输入数据的每一位设置，并且分别包含在输入数据的对应位为1时导通、为0时关断的第一开关组(M1、M4)和在对应位为0时导通、为1时关断的第二开关组(M2、M3)。第一开关组和第二开关组的各开关(M1～M4)由P沟道MOSFET(Metal Oxide Semiconductor Field Effect Transistor)构成。在将栅极信号(G1、G2)提供给开关(M1～M4)的第一反相器(12)和第二反相器(14)的各下侧电源端子上施加接地电压0V。
文档编号H03M1/66GK202340220SQ20112032727
公开日2012年7月18日 申请日期2011年7月15日 优先权日2010年7月15日
发明者中村圭 申请人:罗姆股份有限公司