专利名称：一种射频功率放大器数字预失真验证系统及方法
一种射频功率放大器数字预失真验证系统及方法技术领域
本发明公开了一种射频功率放大器数字预失真验证系统及方法。
背景技术：
随着无线通信技术迅猛发展，提高功放效率、降低运营商投资和运营性支出已经成为运营商越来越关注的问题。在此背景下射频功率放大器的线性化技术的研究越来越受到关注，已经成为无线通信系统的关键技术之一。实现功率放大器的线性化的技术有很多，其中数字预失真法依托于DSP (Digital Signal Processing数字信号处理)技术的飞速发展以及软件无线电技术的逐渐成熟，具有灵活性高、一致性好、适用性强、方便实现自适应处理等诸多优点，有着极大的发展潜力和良好的应用前景。发明内容
本发明的目的之一是提供一种能快速提取功放非线性特性以及验证数字预失真算法性能的一种射频功率放大器数字预失真验证系统。
本发明的目的之二是提供一种能快速提取功放非线性特性以及验证数字预失真算法性能的一种射频功率放大器数字预失真验证方法。
为实现以上发明目的，本发明技术方案为一种射频功率放大器数字预失真验证系统，其不同之处在于其包括以下模块CPU，用于控制D/A、A/D、本振电路、高性能上变频器、高性能下变频器，通过FPGA接口提取FPGA采集的前向链路和反馈链路的数据及将数字预失真后的基带数据传递给FPGA， 将数据传回PC平台；FPGA，其用于管理存储器，负责将经由CPU传输来的数字预失真后基带数据写入存储器以及将存储器内的基带数据发送给前向链路的D/A，采集同一时刻前向链路发送给D/A 的数据以及反馈链路A/D输出的数据，并将该前向链路数据和反馈链路数据存储在FPGA内部的存储器中， 供CPU进一步调用；高性能上变频器，将D/A输出的模拟中频信号上变频到合适频率的射频信号；高性能下变频器将功率放大器反馈的信号下变频到合适频率的中频信号，并进一步反馈给A/D ；本振电路，为高性能上变频器和高性能下变频器提供本振信号；D/A，将FPGA发送的数字中频信号转换成为模拟中频信号；A/D，将高性能下变频器发送的反馈中频信号转换为数字信号。
一种射频功率放大器数字预失真验证方法，其不同之处在于其包括以下步骤 步骤A)、射频功率放大器数字预失真验证系统启动，前向链路关闭，接入待测功率放大器合理设置反馈链路增益；步骤B)、设置信号制式、峰均比、基带的数字域功率、基带采样速率等参数，生成测试信号源；步骤C)、将步骤B)生成的测试信号源下载至射频功率放大器数字预失真验证系统的存储器中，设置前向链路的高性能上变频器和高性能下变频的增益以及本振频率等参数，启动前向链路和反馈链路；步骤D)、PC平台向射频功率放大器数字预失真验证系统发送开启前向链路指令；步骤E)、射频功率放大器数字预失真验证系统接收到PC平台发送指令后向D/A周期性发送存储器中存储的测试信号，同时采集同一时刻前向链路和反馈链路的数据，并将数据反馈给PC平台；步骤F)、PC平台向射频功率放大器数字预失真验证系统发送调整硬件平台增益指令， 射频功率放大器数字预失真验证系统调整前向链路的输出功率，重复步骤E)适当次数，采集功率放大器不同功率输入情况下的反馈输出以及D/A输出数据，再经过PC平台的非线性特性提取功能部分处理可以得到功率放大器的幅度失真和相位失真特性曲线；步骤G)、在采集到的前向和反馈数据的基础上PC平台选择不同功率放大器模型对基带测试数据进行数字预失真处理，并给出算法预期的数字预失真效果；步骤H)、关闭前向链路信号，PC平台将步骤G)的预失真后的基带测试数据写入射频功率放大器数字预失真验证系统；步骤I)、完成步骤H)后，PC平台向射频功率放大器数字预失真验证系统发送前向链路开启指令，开启前向链路；步骤J)、PC平台通过频谱仪接口读取频谱仪测量实现结果。
本发明的有益技术效果为能快速提取功放非线性特性以及验证数字预失真算法性能，为开发适合于商用系统集成的数字预失真算法提供前期性能评估，该系统及方法能够有效的降低数字预失真算法的开发风险和成本，加速数字预失真算法开发进度。
图I为本发明的整体实施架构框图。
图2为本发明的射频功率放大器数字预失真验证系统架构框图。
图3为功率放大器幅度失真和相位失真提取结果示意图。
图4为本发明执行步骤框图。
具体实施方式
下面结合框图对本发明具体实施方式
进行进一步阐述。
本发明的整体实施架构框图如图I、图2所示，其主要由射频功率放大器数字预失真验证系统(以下简称硬件平台)和PC平台共同构成。
如图2所不，硬件平台包括CPU(Central Processing Unit中央处理单兀)、 FPGA (Field Programmable Gate Array现场可编程门阵列)、存储器、高性能上变频器、本振电路、高性能下变频器、D/A(Digital-to-Analog 数模转换器)、A/D(Analog-to-Digital 模数转换器)。
硬件平台的各部分主要功能描述如下CPU :其功能主要有a)、与FPGA进行数据交互的接口，提取FPGA采集的前向链路和反馈链路的数据，并将数据传回PC平台。b)、将数字预失真后的基带数据传递给FPGA。c)控制本装置中的D/A、A/D、本振电路、高性能上变频器、高性能下变频器；FPGA :其主要功能有a)、管理存储器，负责将经由CPU传输的PC平台数字预失真后基带数据写入存储器以及将存储器内的基带数据发送给前向链路的D/AA)、采集同一时刻前向链路发送给D/A的数据以及反馈链路A/D输出的数据，并将该前向链路数据和反馈链路数据存储在FPGA内部的存储器中，供CPU进一步调用；高性能上变频器将D/A输出的模拟中频信号上变频到合适频率的射频信号；本振电路为高性能上变频器和高性能下变频器提供本振信号；高性能下变频器将功率放大器反馈的信号下变频到合适频率的中频信号，并进一步反馈给A/D ；D/A :将FPGA发送的数字中频信号转换成为模拟中频信号；A/D :将高性能下变频器发送的反馈中频信号转换为数字信号。
PC平台安装的软件系统主要包括硬件平台控制模块、测试源信号产生模块、功率放大器非线性特性提取模块、数字预失真算法评估模块、功率放大器输出测量模块，本发明的发明重点不在软件系统构架。
硬件平台控制模块控制硬件平台上的FPGA、A/D、D/A等器件，使得硬件平台能够配合完成前向链路数据发送和反向链路采集的功能。
测试源信号产生模块按照用户设定的参数产生不同制式(如单音测试信号、多音测试信号、GSM、CDMA, TD-SCDMA, WCDMA, LTE)不同峰均比、不同采样速率以及不同数字功率的基带信号。
非线性特性提取模块接收硬件平台采集的前向链路和反馈链路数据，并依据采集的数据提取功率放大器的非 线性特性曲线，并将评估结果图形化，为进一步做数字预失真提供参考。
数字预失真算法评估模块提供多种常用的功率放大器模型(无记忆多项式模型、记忆多项式模型、Volterra级数模型、Hammerstein模型、Wiener模型)。并能选择不同记忆深度和非线性阶数对所选模型进行前向链路和反向链路时延估计、功率放大器模型参数数求解、基带数据预失真处理等数字预失真算法处理。
功率放大器输出测量模块通过捕获硬件平台的反馈链路的数据可以直观的计算出功率放大器输出的性能指标(如邻道泄露比、EVM等参数)。并将相关测量结果形成图形化的软件界面。该模块也可以直接与频谱仪连接(如图I虚线所示)，直接读取频谱仪测量结果。相较而言，直接捕获硬件平台反馈链路数据并计算功率放大器输出的性能指标的方式成本更为低廉。
如图4所示，以下结合附图4对本发明的具体实施步骤作进一步详细说明(1)、硬件平台启动，前向链路关闭。按照图I方式接入待测功率放大器合理设置反馈链路增益；(2)、在PC平台的软件模块中设置信号制式、峰均比、基带的数字域功率、基带采样速率等参数，生成测试信号源；(3)、将步骤(2)生成的测试信号源下载至本装置的硬件平台的存储器中，设置前向链路的高性能上变频器和高性能下变频的增益以及本振频率等参数，启动前向链路和反馈链路；(4)、PC平台向硬件平台发送“数据发送”指令；(5)、硬件平台接收到PC平台在步骤(4)的“数据发送”指令后向D/A周期性发送存储器中存储的测试信号，同时采集同一时刻前向链路和反馈链路的数据，并将数据反馈给PC 平台；(6)、PC平台发送“调整硬件平台增益”指令，硬件平台调整前向链路的输出功率，重复步骤(5)适当次数。采集功率放大器不同功率输入情况下的反馈输出以及D/A输出数据， 再经过PC平台的非线性特性提取功能部分处理可以得到功率放大器的幅度失真和相位失真特性曲线(如图3所示)；(7)、在经过步骤(6)采集到的前向和反馈数据的基础上用户可以选择不同功率放大器模型对基带测试数据进行数字预失真处理。并给出算法预期的数字预失真效果；(8)、PC平台发送“关闭前向链路信号”指令，将步骤(7)的预失真后的基带测试数据写入硬件平台；(9)、完成步骤(8)后，PC平台向硬件平台发送“开启前向链路”指令。开启前向链路；(10)、PC平台通过频谱仪接口功能部分，读取频谱仪测量步骤(9)实现之结果，并将结果反馈回PC平台软件模块供用户参考；(11)、通过步骤(10)，用户判断是否需要选择多次迭代以及迭代次数。如果需要则返回执行步骤(5-10)。用户亦 可以选择不同功率放大器模型对数字预失真算法进行重新评。
本发明的成本低廉、集成度高、灵活度高、评估功率放大器非线性速度快、易于实现的优点。本发明的上述实施例仅为说明本发明的方法，并非对本发明保护范围做出特殊限定。
权利要求
1.一种射频功率放大器数字预失真验证系统，其特征在于其包括以下模块CPU，用于控制D/A、A/D、本振电路、高性能上变频器、高性能下变频器，通过FPGA 接口提取FPGA采集的前向链路和反馈链路的数据及将数字预失真后的基带数据传递给 FPGA，将数据传回PC平台；FPGA，其用于管理存储器，负责将经由CPU传输来的数字预失真后基带数据写入存储器以及将存储器内的基带数据发送给前向链路的D/A，采集同一时刻前向链路发送给D/A 的数据以及反馈链路A/D输出的数据，并将该前向链路数据和反馈链路数据存储在FPGA内部的存储器中，供CPU进一步调用；高性能上变频器，将D/A输出的模拟中频信号上变频到合适频率的射频信号；高性能下变频器将功率放大器反馈的信号下变频到合适频率的中频信号，并进一步反馈给A/D ；本振电路，为高性能上变频器和高性能下变频器提供本振信号；D/A，将FPGA发送的数字中频信号转换成为模拟中频信号；A/D，将高性能下变频器发送的反馈中频信号转换为数字信号。
2.一种射频功率放大器数字预失真验证方法，其特征在于其包括以下步骤步骤A)、射频功率放大器数字预失真验证系统启动，前向链路关闭，接入待测功率放大器合理设置反馈链路增益；步骤B)、设置信号制式、峰均比、基带的数字域功率、基带采样速率等参数，生成测试信号源；步骤C)、将步骤B)生成的测试信号源下载至射频功率放大器数字预失真验证系统的存储器中，设置前向链路的高性能上变频器和高性能下变频的增益以及本振频率等参数， 启动前向链路和反馈链路；步骤D)、PC平台向射频功率放大器数字预失真验证系统发送开启前向链路指令；步骤E)、射频功率放大器数字预失真验证系统接收到PC平台发送指令后向D/A周期性发送存储器中存储的测试信号，同时采集同一时刻前向链路和反馈链路的数据，并将数据反馈给PC平台；步骤F)、PC平台向射频功率放大器数字预失真验证系统发送调整硬件平台增益指令， 射频功率放大器数字预失真验证系统调整前向链路的输出功率，重复步骤E)适当次数，采集功率放大器不同功率输入情况下的反馈输出以及D/A输出数据，再经过PC平台的非线性特性提取功能部分处理可以得到功率放大器的幅度失真和相位失真特性曲线；步骤G)、在采集到的前向和反馈数据的基础上PC平台选择不同功率放大器模型对基带测试数据进行数字预失真处理，并给出算法预期的数字预失真效果；步骤H)、关闭前向链路信号，PC平台将步骤G)的预失真后的基带测试数据写入射频功率放大器数字预失真验证系统；步骤I)、完成步骤H)后，PC平台向射频功率放大器数字预失真验证系统发送前向链路开启指令，开启前向链路；步骤J)、PC平台通过频谱仪接口读取频谱仪测量实现结果。
全文摘要
本发明公开了一种射频功率放大器数字预失真验证系统及方法，其包括以下模块CPU、FPGA、高性能上变频器、高性能下变频器、本振电路、D/A、A/D，本发明的有益技术效果为能快速提取功放非线性特性以及验证数字预失真算法性能，为开发适合于商用系统集成的数字预失真算法提供前期性能评估，该装置明能够有效的降低数字预失真算法的开发风险和成本，加速数字预失真算法开发进度。
文档编号H03F1/32GK102868371SQ20121009424
公开日2013年1月9日 申请日期2012年4月1日 优先权日2012年4月1日
发明者陈付齐, 周世军, 杨浩, 江浩洋, 高金萍, 何涛勇, 曹雨 申请人:武汉邮电科学研究院