专利名称：电路和功率放大器的制作方法
技术领域：
本发明的实施例创建一种电路，所述电路比如可被用于例如HF功率放大器中。本发明的进一步的实施例创建了一种功率放大器。
背景技术：
集成电路系统的发展趋势始终朝着提高集成前进以便实现成本节约。在用于无线通信的集成电路领域中，该术语意味着在单芯片无线电装置(单芯片的无线电发射机和接收机)中包含HF发射机/接收机链及所谓的RF前端的尽可能多的功能/功能块。与标准的CMOS技术兼容的电路技术对于HF功率放大器的集成来说是有利的。对于此，与以前已知的解决方案(如例如在以下中所公开的Ezzedine等人的“HIGH-VOLTAGEFET AMPLIFIERS FOR SATELLITEAND PHASED-ARRAY APPLICATIONS” ；Ezzedine 等人的“High Power HighImpedance Microwave Devices for Power Applications，，,美国专利第 6137367 号；Ezzedine 等人的 “CMOS PA for Wireless Applications” ；Wu 等人的 “A900-MHz29. 5-dBm 0. 13-um CMOS HiVP Power Amplifier” ；以及 Pornpromlikit 等人的^Affatt-Level Stacked-FET Linear Power Amplifier in Si Iicon-on-1nsulator CMOS”)相比,称作堆叠式共源共栅放大器(cascode)的布置(参看DE 102009005120.1)已经被证明特别有优势。这些堆叠式共源共栅放大器的优势在于高电气强度、高效率、高功率放大，以及由于不需要额外的电感元件而对表面要求较低。此电路技术的实质性问题在于它的电势不稳定，尤其是在较 高的频率下。
发明内容
本发明的实施例创建了一种具有第一晶体管和第二晶体管的电路。第一晶体管和第二晶体管被连接来形成共源共栅放大器。另外，该电路具有连接在第二晶体管的控制端子和第一晶体管的源极端子之间的隔直电容。另外，该电路具有连接在第二晶体管的漏极端子和第一晶体管的控制端子之间的反馈元件。另外，该电路具有信号输入和信号输出，其中该共源共栅放大器连接在该信号输入和该信号输出之间。
本发明的实施例将参看附图以更详细的细节进行描述，其中图1a示出根据本发明的一个实施例的电路的等效电路图；图1b示出根据本发明的一个实施例的电路布置的等效电路图；图2示出根据本发明的一个实施例的具有堆叠式共源共栅放大器的电路的等效电路图；图3a_3g示出根据本发明的各个实施例的具有用于反馈元件的不同实现方式的电路的电路图；图4a示出具有堆叠式共源共栅放大器的传统电路的电路图4b示出在图4a中示出的传统共源共栅放大器电路中输出电压的修改的影响；以及图4c示出传统的堆叠式共源共栅放大器布置的一般化电路图。
具体实施例方式在参照附图及本发明的以下实施例而给出详细说明之前，在此应当注意到等同元件或具有相同功能的元件以相同的附图标记指示，并且对于由相同的附图标记指示的元件不给出重复说明。由于该原因，对具有相同的附图标记的元件的说明是可互换的。如本申请开场部分已经解释过的那样，堆叠式共源共栅放大器的实质性问题在于电势不稳定，尤其在较高的频率下。这种电势不稳定是由于堆叠式共源共栅放大器的正反馈环导致的。该正反馈将在以下图4a和图4b的上下文中进行解释。图4a示出具有堆叠式共源共栅放大器的传统共源共栅放大器布置的电路，所述布置是由四个晶体管M1、M2、M3、M4形成的。在这种情况下，该堆叠式共源共栅放大器由单独的下共源共栅放大器和单独的上共源共栅放大器或共源共栅放大器电路组成，其中下共源共栅放大器由晶体管Ml、M2形成，而上共源共栅放大器由晶体管M3、M4形成。图4a中不出的这个电路在 Leuschner 等人的 “A 31-dBm, High Ruggedness Power Amplifier in65-nm Standard COMSwith High-Efficiency Stacked-Cascode Stages”中有详细描述。在图4a中也示出了位于晶体管M4的漏极端子和晶体管M4的栅极端子之间的寄生电容Cgd4。在高频率下，在上共源共栅放大器电路(和/或在多个上共源共栅放大器电路——在多个堆叠式共源共栅放大器的情况下)中处于共栅极配置的晶体管M4的栅漏电容Cgd4生成的正反馈环在输入被无源端接时导致具有负实数部分的输出阻抗。该正反馈将参考图4a和图4b在下面进行更详细的说明。如果输出电压Uaus被修改，那么这个修改通过电容耦合经由晶体管M4的栅漏电容Cgd4被转到晶体管M4的栅极节点处的栅极电压Ug4(在图4a中的I)。因为晶体管M4的栅极端子和晶体管M3的源极端子之间的隔直电容Cb非常高，所以对于晶体管M3的源极端子处的源电压Us3，发生相同的电压修改(II)。这又使晶体管M3的栅源电压Ugs3发生修改，但是相位旋转了大致180° (参看图4b)。相应地,通过晶体管M3和M4的电流iD也也不与输出电压Uaus同相，意味着电压Uaus的增加导致该电流iD的降低(反之亦然)。所以，输出阻抗具有负实数部分和/或值大于I的反射系数。此外，另外的寄生电容，比如晶体管M3和M4的漏源电容，例如可以通过所描述的机制导致不稳定的行为。图4a仅表示其中一种可能的情况，其中共源共栅放大器电路(在这种情况下由晶体管M3、M4形成)被置成与另一个电路部件(其中后者可以是有源的或无源的)串联。在发生这样的连接的每种情况下，都可能发生如上所述的不稳定性。因此，图4c示出这种布置的一般情况，具有由晶体管M4、M3形成的上共源共栅放大器电路和连接到晶体管M3的源极端子的下电路部件。取决于下电路部件的规格，具有这种形式的放大级的输入可以是下电路部件本身的一部分(INl)，或者可以处于晶体管M3的源极节点上(IN2)。本发明的实施例如下所述地解决这个不稳定性问题。图1a示出根据本发明的一个实施例的(共源共栅放大器)电路100或共源共栅放大器布置100。该电路100具有第一晶体管102 (例如对应于图4a中的晶体管M3)和第二晶体管104 (对应于图4a中的晶体管M4)。连接第一晶体管102和第二晶体管104来形成共源共栅放大器106。第一晶体管102具有漏极端子102a、控制端子102b以及源极端子102c。第二晶体管104具有漏极端子104a、控制端子104b以及源极端子104c。共源共栅放大器106通过将第一晶体管102的漏极端子102a连接到第二晶体管104的源极端子104c (例如经由导体)而形成。另外，电路100具有信号输入和信号输出，其中共源共栅放大器106连接在该信号输入和该信号输出之间。在图1a中示出的实施例中，电路100的信号输入由第一晶体管102的源极端子102c形成，并且信号输出由第二晶体管104的漏极端子104a形成。电路100中和下面实施例中的晶体管例如可以为MOSFET、MESFET、BJT、HBT、HEMT、双极型、N型或P型晶体管。另外，例如，晶体管的源极端子可以为晶体管的源极端子或发射极端子，漏极端子可以为晶体管的漏极端子或集电极端子，并且控制端子可以为晶体管的栅极端子或基极端子。晶体管的初级晶体管电流典型地从源极端子流到漏极端子，或者反之亦然。电路100进一步具有隔直电容108(例如可与图4a中的隔直电容Cb相比较)。隔直电容108连接在第二晶体管104的控制端子104b和第一晶体管102的源极端子102c之间。另外，电路100具有反馈元件114 (或反馈布置114)。反馈元件114连接在第二晶体管104的漏极端子104a和第一晶体管102的控制端子102b之间。借助位于第一晶体管104的漏极端子104a和第二晶体管102的控制端子102b之间的反馈元件114的连接，有可能避免或至少抑制如上所述的不稳定性。已经发现，因为输出电压Uaus的正/负电压修改导致第二晶体管102的源极端子102c处的(源)电压Us3的对应修改，并且因此还导致第二晶体管102的控制端子102b和源极端子102c之间的(栅源)电压uGS3的180°的移位，有可能(至少)以与第二晶体管102的源极端子102c处的电压uS3相同的程度修改第二晶体管102的控制端子102b处的(栅)电压ue3。在图1a中示出的电路100的情况下，这由位于第二晶体管104的漏极端子104a (例如漏极104a)和第一晶体管102的控制端子102b(例如栅极102b)之间的反馈元件114(例如具有反馈网络，或由反馈网络形成)实现。例如，如已经提到的那样，第二晶体管104的漏极端子104a可以形成电路100的信号输出或输出端子。另外，如已经提到的那样，第一晶体管102的源极端子102c可以形成电路100和共源共栅放大器106的信号输入或输入端子。例如，信号输入102c可以是用于接收高频信号的目的的高频信号输入。如已经在上面阐明的那样，共源共栅放大器106和/或电路100可以设置为与另外的电路部件或另外的电路串联。这在图1b中示意性地示出。图1b示出电路布置117，其具有电路100和另一电路115。另一电路115连接在电路布置117的信号输入118和共源共栅放大器106和/或电路100的信号输入102c之间。另一电路115例如可以有无源部件和/或有源部件。另一电路115可以可选地接地。例如，另一电路115可以连接到接地端子，如图1b所示。举例来说，另一电路115可以具有另一共源共栅放大器，其例如串联连接到共源共栅放大器106，以由此获得堆叠式电路和/或堆叠式共源共栅放大器。这样的共源共栅放大器布置或电路200在图2中示出。该电路200与电路100的不同之处在于它具有第三晶体管202和第四晶体管204，它们连接到另一共源共栅放大器206。共源共栅放大器106和另一共源共栅放大器206是堆叠的，使得第一晶体管102的源极端子102c连接到第四晶体管204的漏极端子204a。电路200的输入端子或信号输入可以例如由第三晶体管202的控制端子202b形成。例如，电路200的信号输入202b可以与图1b中的电路布置117的另一电路115的信号输入118相同，以及该另一电路可以由该另一共源共栅放大器206形成。另外，电路200具有第一隔直电容器210，其连接在电路200的电源电压(supplypotential)端子212(例如接地端子)和第一晶体管102的控制端子102b之间。另外，该电路200具有另一隔直电容器216，其连接在第四晶体管204的控制端子204b和电源电压端子212之间。第三晶体管202的源极端子202c连接到电源电压端子212。另外，第三晶体管202的衬底端子202d和第四晶体管204的衬底端子204d连接到第三晶体管202的源极端子202c和电路200的电源电压端子212。如共源共栅放大器106的先前情况中一样，另一共源共栅放大器206通过将第三晶体管202的漏极端子202a连接到第四晶体管204的源极端子204c形成。另外，第一晶体管102的衬底端子102d和第二晶体管104的衬底端子104d连接到第一晶体管102的源极端子102c。如果使用其他的晶体管技术而不是示出的用于晶体管的MOS技术，那么图2和后面的附图示出的晶体管的衬底端子的连接可以不是绝对必要的；或者，如果使用这些其他的技术，那么晶体管可以没有任何衬底端子。反馈元件114提供简单的节省空间的方法来用于稳定图2示出的堆叠式共源共栅放大器电路(由共源共栅放大器106和另一共源共栅放大器206形成)以及其许多可能的实施例。通过在适当的位置(在第`一晶体管104的漏极端子104a和第二晶体管102的控制端子102b之间)插入附加的(反馈元件114的)反馈路径，有可能补偿由于寄生电容而发生的正反馈。这里描述的概念适合于稳定堆叠式共源共栅放大器的任一实施例，而与选择的晶体管种类(η型/p型、MOS/MESFET、BJT、HBT、HEMT、双极型等等)或堆叠式晶体管/共源共栅放大器的数目无关。因为由栅漏电容Cgd4产生的正反馈在较高的频率下变得更强，因此这个利用反馈元件114的稳定方法对于在较高工作频率下使用堆叠式共源共栅放大器来说是不可缺少的。这种稳定方法和/或反馈元件114的附加实施例在以下参考图3a到3g示出。下面所述的实施例基于图2描述的原理，然而使用了不同的反馈元件(和/或反馈网络)，这导致电路在总体上有不同的特征。以下电路均包括堆叠式共源共栅放大器，其由共源共栅放大器106和另一共源共栅放大器206组成。然而，如上面已经描述的，在另外的实施例中，还可以使用另一个电路部件来取代该另一共源共栅放大器206。在这种情况下，可以根据该电路部件(其连接到第一晶体管102的源极端子102c)来选择反馈元件114。为了更清楚呈现图像，在以下图示中并不是所有的附图标记都被包括。图3a示出反馈元件114作为反馈电容器302 (或反馈电容302)的实现方式的第一选择，其连接在第二晶体管104的漏极端子104a和第一晶体管102的控制端子102b之间。反馈元件114可以全部由该反馈电容器302形成。因为栅漏电容产生补偿效应，所以反馈电容器302可以同样地被用作耦合网络和/或反馈元件114。反馈电容器302的电容(Ce)被选择为大于第一晶体管104的漏极端子104a和控制端子104b之间的栅漏电容Cgd4，以便考虑到第一晶体管102的电容的影响和另外的寄生电容。总之，图3a示出具有反馈电容器302的反馈元件114的实现，其中反馈电容器302的第一端子连接到第一晶体管104的漏极端子104a，并且反馈电容器302的第二端子连接到第二晶体管102的控制端子102b。图3b中示出的反馈元件114的实现方式仅使用反馈电阻元件304 (或反馈电阻器304)来用于反馈耦合。这种简单的稳定处理导致特别紧凑的布局。反馈电阻元件304连接在第一晶体管104的漏极端子104a和第二晶体管102的控制端子102b之间。根据一些实施例，反馈元件114可以专门由反馈电阻元件304形成，如图3b所示。反馈电阻元件304的第一端子可以连接到第二晶体管104的漏极端子104a，并且反馈电阻元件304的第二端子可以连接到第一晶体管102的控制端子102b。在图3c示出的电路200中，通过RC构件(由反馈电容器302和反馈电阻元件304串联连接形成)实现稳定。和纯粹的电容性稳定(如图3a所示)相反，通过附加的反馈电阻元件304将(反馈元件114的)反馈网络的电导性限制在高频率下。照此，谐波不被那么强劲地衰减，由此导致稳定的PA级(功率放大器)的改进的开关行为，并且因此导致更
高的效率。总之，在图3c中示出的电路200的情况下，反馈元件114(完全)由反馈电阻元件304和反馈电容器302的RC串联连接形成。在这种情况下，RC串联电路的第一端子可以连接到第一晶体管104的漏极端子104a，并且RC串联电路的第二端子可以连接到第二晶体管102的控制端子102b。图3d示出反馈元件114的一个实现方式，其由串联谐振电路实现，该串联谐振电路由彼此串联连接的反馈电容器302和反馈电感器306形成。在这种情况下，串联谐振电路的第一端子可以连接到第二晶体管104的漏极端子104a，并且串联谐振电路的第二端子可以连接到第一晶体管102的控制端子102b。图3e示出反馈元件114的一个实现方式，其具有阻尼串联谐振电路，该电路由反馈电容器302、反馈电感器306和反馈电阻元件304串联连接形成。阻尼串联谐振电路的第一端子可以连接到第二晶体管104的漏极端子104a。阻尼串联谐振电路的第二端子可以连接到第一晶体管102的控制端子102b。图3d和3e中示出的具有串联谐振电路(图3d)或阻尼串联谐振电路(图3e)的反馈元件114的实现方式实现了对反馈网络或反馈元件114的振幅和相位差的更大控制，PA级的效率相应地可能更高。这样的电路理论上是窄带的。另外，可以考虑多电路滤波器作为反馈网络或反馈元件114。这些提供了以下可能性实现宽带稳定，同时对于谐波实现反馈阻抗的更好控制，并且因此达到更好的效率。通过利用MOSFET在CMOS技术中设计可配置电路作为开关的可能性带来了特殊的意义。在本发明的用于电路稳定的实施例中还可以实现对应的概念。这样，有可能将电路特性适应性地匹配到相关的操作条件。
图3f示出这样的可重配置稳定的一般电路图。在这种情况下，反馈元件114可以具有可重配置的反馈网络。这个可重配置的反馈网络可以有多个(N)串联开关308。另外，该可重配置的反馈网络可以有多个阻抗元件310(ZK(f))。在这种情况下，串联开关308和阻抗元件310可以连接在第二晶体管104的漏极端子104a和第一晶体管102的控制端子102b之间。例如，来自该多个阻抗元件310的阻抗元件可以连接到串联开关308，以在该串联开关处于低阻抗状态时由该阻抗元件将第二晶体管104的漏极端子104a导电耦合到第一晶体管102的控制端子102b。因为电路200典型地用于交流电压信号的放大，所以如果该阻抗元件具有串联连接(在第二晶体管104的漏极端子104a和第一晶体管102的控制端子102b之间)的电容器(例如，反馈电容器302)时，也能形成这样的导电耦合。另外，该可重配置的反馈网络可以有多个(M)并联开关312。在这种情况下，并联开关312可以连接在该多个阻抗元件310和电源电压端子212 (例如，电路200的接地端子或电源电压端子)之间。例如，来自该多个阻抗元件310的阻抗元件可以连接到来自该多个并联开关312的并联开关。换句话说，有可能根据开关位置经由N个串联开关308和M个并联开关312到地，来修改在此&ZK(f)表示的无源反馈网络(由阻抗元件310形成)的特性，以及它在输出节点104a (Uaus)和第一晶体管102的控制端子102b (栅极)之间的耦合功能。在图3g中经由可重配置的RC稳定网络的示例示出一个可能的实现方式。图3g中示出的可重配置的RC稳定网络(其形成反馈元件114)包括反馈电容器302，反馈电容器302串联连接到并联连接的多个反馈电阻元件304。另外，可重配置的RC稳定网络具有多个串联开关308 (例如，由单晶体管开关或传输门形成)，所述多个串联开关308连接在所述多个反馈电阻元件304和第一晶体管102的控制端子102b之间。因此，反馈电阻元件304连同串联连接到反馈电阻元件304的串联开关308 —起形成可开关的反馈电阻元件。根据进一步的实施例，该串联开关308还可以连接在反馈电阻元件304之前。例如,这意味着,通过这种方式，串联开关308连接在反馈电容器302和反馈电阻元件304之间。借助于图3g中示出的连接，RC稳定网络可以通过连接或断开连接不同的反馈电阻元件304来适应于不同的要求。根据进一步的实施例，反馈电阻元件304可以有彼此不同的电阻值。根据进一步的实施例，也可能将晶体管插入到该稳定网络(反馈元件114)中来作为可控的偏压依赖电阻器。换句话说，在根据进一步的实施例的电路的情况下，晶体管还可以被用作可控的偏压依赖反馈电阻器，以作为反馈元件114的部件。另外，该阻抗元件310还可以具有复值。照此，来自所述多个阻抗元件310的阻抗元件例如可以具有一个或多个反馈电容器和/或一个或多个反馈电感器和/或一个或多个反馈电阻器。总之，本发明的实施例实现一种例如用于高频功率放大器的电路，其具有稳定的行为。本发明的附加实施例创建了一种功率放大器，其具有根据本发明的实施例的共源共栅放大器电路(例如具有共源共栅放大器电路100或共源共栅放大器电路200)。虽然一些方面是在设备的上下文中描述的，但是应该理解这些方面也构成对应方法的描述，使得设备的块或部件也被理解为对应的方法步骤或方法步骤的特征。类似地，在方法步骤的上下文中或作为方法步骤描述的方面也构成对应设备的对应块或细节或特征的描述。以上所述的实施例仅仅构成对本发明原理的示范。应该理解在此描述的布置和细节的修改和变化对于本领域其他技术人员来说将是显而易见的。由于该原因，意欲仅由以下专利权利要求的保护范围来限制本发明，而不是由本文在实施例的描述和解释中给出的特定细节来限制本发明。
权利要求
1.一种电路(100、200)，具有以下特征 信号输入(102c,202b)； 信号输出(104a)； 第一晶体管(102)； 第二晶体管(104)； 其中连接所述第一晶体管(102)和第二晶体管(104)来构成共源共栅放大器(106)；其中所述共源共栅放大器(106)连接在所述电路(100、200)的信号输入(102c、202b)和信号输出(104a)之间； 隔直电容器(108)，其连接在所述第二晶体管(104)的控制端子(104b)和所述第一晶体管(102)的源极端子(102c)之间；以及 反馈元件(114)，其连接在所述第二晶体管(104)的漏极端子(104a)和所述第一晶体管(102)的控制端子(102b)之间； 其中所述第一晶体管(102)的源极端子(102c)形成该级联的信号输入。
2.根据权利要求1的电路(100,200), 其中反馈元件(114)具有连接在第二晶体管(104)的漏极端子(104a)和第一晶体管(102)的控制端子(102b)之间的反馈电阻元件(304)。
3.根据权利要求1的电路(200)， 其中反馈元件(114)具有连接在第二晶体管(104)的漏极端子(104a)和第一晶体管(102)的控制端子(102b)之间的反馈电容器(302)。
4.根据权利要求3的电路， 其中反馈电容器(302)的电容(Ck)大于在第二晶体管(104)的漏极端子(104a)和第二晶体管(104)的控制端子(104b)之间的电容(Cgd4)。
5.根据权利要求1的电路(200)， 其中反馈元件(114)具有连接在第二晶体管(104)的漏极端子(104a)和第一晶体管(102)的控制端子(102b)之间的反馈电感器(306)。
6.根据权利要求1的电路(200)， 其中反馈元件(114)具有可重配置的反馈网络。
7.根据权利要求1的电路(200)， 其中反馈元件(114)具有多个串联开关(208)和多个阻抗元件(310);并且其中串联开关(308)和阻抗元件(310)连接在第二晶体管(104)的漏极端子(104a)和第一晶体管(102)的控制端子(102b)之间，使得来自所述多个阻抗元件(310)的一个阻抗元件连接到来自所述多个串联开关(308)的串联开关。
8.根据权利要求1的电路(200)， 其中反馈元件(114)具有多个并联开关(312)和多个阻抗元件(310)； 其中该阻抗元件(310)连接在第二晶体管(104)的漏极端子(104a)和第晶体管(102)的控制端子(102b)之间；并且 其中并联开关(312)连接在阻抗元件(310)和电路(200)的电源电压端子(212)之间，使得来自所述多个阻抗元件(310)的一个阻抗元件连接到来自所述多个并联开关(312)的并联开关。
9.根据权利要求1的电路(200)，其中反馈元件(114)具有反馈电容器(302)和多个可开关的彼此并联连接的反馈电阻元件(304、308);并且其中反馈电容器(302)和所述多个可开关的反馈电阻元件(304，308)连接在第二晶体管(104)的漏极端子(104a)和第一晶体管(102)的控制端子(102b)之间，使得反馈电容器(302)耦合到所述多个可开关的反馈电阻元件(304，308)。
10.根据权利要求1的电路(100，200)，其中第一晶体管(102)的漏极端子(102a)连接到第二晶体管(104)的源极端子(104c)以形成共源共栅放大器(106)；
11.根据权利要求1的电路(100,200),其中第一晶体管(102)的源极端子(102c)形成共源共栅放大器(106)的信号输入，并且第二晶体管(104)的漏极端子(104a)形成电路(100、200)的信号输出。
12.根据权利要求1的电路(200)，进一步具有第三晶体管(202)和第四晶体管(204)；其中连接第三晶体管(202)和第四晶体管(204)来构成另一共源共栅放大器(206)；并且其中所述共源共栅放大器(106)和另一共源共栅放大器(206)被堆叠，使得第一晶体管(102)的源极端子(102c)连接到第四晶体管(204)的漏极端子(204a)。
13.根据权利要求1的电路(100，200)，其中第一晶体管(102)的源极端子(102c)形成该共源共栅放大器(106)的高频信号输入。
14.一种电路布置(117)，具有以下特征根据先前权利要求中的一项的电路(100、200)；另一电路(115)，其连接在共源共栅放大器(106)的信号输入(102c)和该电路布置(117)的输入端子(118)之间。
15.根据权利要求14的电路布置，其中该另一电路(115)连接到接地端子。
16.一种电路(100、200)，具有以下特征信号输入(202b)；信号输出(104a)；第一晶体管(102)；第二晶体管(104)；第三晶体管(202)；第四晶体管(204)；其中连接所述第一晶体管(102)和所述第二晶体管(104)来构成共源共栅放大器(106)；其中连接所述第三晶体管(202)和所述第四晶体管(204)来构成另一共源共栅放大器(206);并且其中所述共源共栅放大器(106)和所述另一共源共栅放大器(206)被堆叠，使得所述第一晶体管(102)的源极端子(102c)连接到所述第四晶体管(204)的漏极端子(204a)；隔直电容器(108)，其连接在所述第二晶体管(104)的控制端子(104b)和所述第一晶体管(102)的源极端子(102c)之间； 反馈电容器(302)，其连接在所述第二晶体管(104)的漏极端子(104a)和所述第一晶体管(102)的控制端子(102b)之间；并且 其中所述反馈电容器(302)的电容(Ck)大于在所述第二晶体管的漏极端子(104a)和所述第二晶体管(104)的控制端子(104b)之间的电容(Cgd4)； 其中所述第二晶体管(104)的漏极端子(104a)形成所述电路(200)的信号输出； 其中所述第三晶体管(202)的控制端子(202b)形成所述电路(200)的信号输入。
17.—种功率放大器,具有根据权利要求1-16中的一项的电路或电路布置。
全文摘要
本发明涉及电路和功率放大器。一种共源共栅放大器电路，具有第一晶体管和第二晶体管，其中连接第一晶体管和第二晶体管以构成共源共栅放大器。另外，该电路具有连接在第二晶体管的控制端子和第一晶体管的源极端子之间的隔直电容。另外，该电路具有连接在第二晶体管的漏极端子和第一晶体管的控制端子之间的反馈元件。
文档编号H03F3/213GK103051297SQ20121046215
公开日2013年4月17日 申请日期2012年9月29日 优先权日2011年9月30日
发明者S·吕施纳, J-E·米勒 申请人:英特尔移动通信有限责任公司