专利名称：用于振荡器频率校准的方法和装置的制作方法
技术领域：
本描述涉及振荡器校准的方法及装置。
背景技术：
使用半导体加工工艺制造的已知振荡器可以具有频率输出，该频率输出是阻容(RC)网络中的电阻器和电容器的功能。半导体加工变化可导致振荡器的频率输出会有相对大的差异。因为振荡器的频率可能改变，所以振荡器可包括可用于将振荡器的频率校准到参考频率的电路。该工艺可以被称为修调振荡器。在某些情况下，修调振荡器可以通过用于耦合不同电阻器和/或电容器网络以改变振荡器频率的数字位元实现。校准或修调振荡器的频率可以利用各种已知的方法进行，这些方法包括直接反复测量目标振荡器输出的频率并将该测量换算成校正因子，对分别与目标振荡器的频率和参考振荡器的频率相关的计数器值进行比较等。使用已知振荡器校准工艺效率较低，例如在晶圆测试或最终测试中可能花费相对多的测试时间，当以硬件实现时可能占据器件管芯区很大一部分，和/或诸如此类的问题。因此，需要解决本技术的不足并提供其他新的和创新特点的系统、方法及装置。
发明内容
在一个总体方面，一种装置可包括相位频率检测器，所述相位频率检测器被配置用于产生目标振荡器信号的频率和参考振荡器信号的频率之间的相对差的多个指示。所述装置还可包括脉冲发生器，所述脉冲发生器配置用于基于多个指示产生多个脉冲。多个脉冲可包括配置用于触发目标振荡器信号的频率增加的第一部分，且多个脉冲包括配置用于触发目标振荡器信号的频率降低的第二部分。在附图和下列描述中阐述了一种或多个实施方案的细节。根据描述和附图以及权利要求，其他特点将变得显而易见。
图1为示出了根据实施方式的频率校准器件的框图。图2A至图2D为示出了根据实施方式的频率校准器件产生的一个降低脉冲的图。图3A至图3D为示出了根据实施方式的频率校准器件产生的一个增加脉冲的图。图4A至图4D为示出了根据实施方式的频率校准器件产生的若干增加脉冲的图。图5A至图为示出了根据实施方式的频率校准器件产生的若干降低脉冲的图。图6为示出了目标振荡器产生的目标振荡器信号校准方法的流程图。图7示出了根据实施方式的与目标振荡器信号相关联的频率位元值。图8A为示出了目标振荡器信号的频率的图。图SB为示出了配置用于触发图8A中所示的目标振荡器信号的频率变化的脉冲的图。
图9为示出了根据实施方式的频率校准器件的实例的示意图。图1OA至图101为示出了频率校准器件的操作的图。图1lA至图1lJ为示出了基于目标振荡器信号的一个频率的频率校准器件的操作的图。图12A至图12J为示出了基于目标振荡器信号的另一频率的频率校准器件的操作的图。图13A至图13J为示出了基于目标振荡器信号的又一频率的频率校准器件的操作的图。图14A至图14J为示出了由频率校准器件触发的目标振荡器信号的频率负跃变的特写图的图。
具体实施例方式图1为示出了根据实施方式的频率校准器件100的框图。如图1所示，频率校准器件100包括配置用于依靠参考振荡器115校准的目标振荡器110。具体地说，目标振荡器Iio产生的目标振荡器信号10的频率配置用于参照参考振荡器115产生的参考振荡器信号12的频率进行校准。目标振荡器110可以被称为目标振荡器，因为该振荡器是校准目标。在某些实施方式中，目标振荡器信号10可以被称为目标时钟信号,参考振荡器信号12可以被称为参考时钟信号。在某些实施方式中，目标振荡器信号10的振幅和参考振荡器信号12的振幅可以相同或可以不同。频率校准器件100的组件(例如，相位频率检测器120、脉冲发生器130、计数器140)可以配置用于限定校准回路，该校准回路被配置用于将由目标振荡器110产生的目标振荡器信号10的频率校准至由参考振荡器115产生的参考振荡器信号12的频率。换句话说，频率校准器件100的组件可限定反馈回路，该反馈回路可用于将目标振荡器信号10的频率校准至参考振荡器信号12的频率。在某些实施方式中，目标振荡器信号10的频率的校准可以被认为是基于校准程序(例如，校准算法)执行。在某些实施方式中，目标振荡器110 (及频率校准器件100)可以与诸如以下器件相关联(例如，包括在这些器件中):微处理器(例如中央处理器)、一组晶体管(例如触发器)、专用集成电路(ASIC)、数字信号处理(DSP)单元、离散组件、计算器件(例如便携式计算器件)、电信器件、电路板和/或其他器件。在某些实施方式中，校准程序例如可以在包括频率校准器件100的器件的测试(例如，晶圆分类或最终测试、和/或模块测试等)和/或操作期间执行。在某些实施方式中，可以包括在测试器件(未示出)中的参考振荡器115可在测试序列期间在校准目标振荡器110时与频率校准器件100耦接。在某些实施方式中，频率校准器件100可以是数字电路(例如，包括金属氧化物半导体场效应晶体管(MOSFET))的电路)和模拟电路(例如包括双极结型晶体管(BJT)的电路)的任意组合。在某些实施方式中，目标振荡器110可以是数控振荡器(DC0)。换句话说，目标振荡器110可以配置用于接收数字位元值(也可称为修调位元值(trim bit value)或频率位元值)(例如二进制位元值)，这些数字位元值可用于修改由目标振荡器110产生的目标振荡器信号10的频率。在某些实施方式中，目标振荡器110可包括电阻器和/或电容器的网络，其可用于(例如，通过保险丝、连接线等激活)基于频率位元值来限定目标振荡器信号10的频率。具体地说，电阻器和/或电容器的网络可以具有能基于频率位元值修改使得目标振荡器110产生的目标振荡器信号10的频率在第一方向上改变(例如增加)或在第二方向上改变(例如降低)的配置(例如特征)。如图1所示，脉冲产生单元150的相位频率检测器120被配置用于接收参考振荡器信号12和目标振荡器信号10。具体地说，相位频率检测器120被配置用于将目标振荡器信号10的频率和参考振荡器信号12的频率进行比较。相位频率检测器120被配置用于产生目标振荡器信号10的频率和参考振荡器信号12的频率之间的差的一个或多个指示(indicator)。例如，当目标振荡器信号10的频率慢于参考振荡器信号12的频率时，相位频率检测器120可配置用于产生第一指示(或第一组指示)。当目标振荡器信号10的频率快于参考振荡器信号12的频率时，相位频率检测器120可配置用于产生第二指示(或第二组指示)。脉冲产生单元150中包括的脉冲发生器130可以配置用于基于相位频率检测器120产生的目标振荡器信号10的频率和参考振荡器信号12的频率之间的差的指示产生至少一个脉冲。具体地说，相位发生器130配置用于产生被配置用于触发目标振荡器信号10的频率增加的一个或多个脉冲和/或配置用于产生被配置用于触发目标振荡器信号10的频率降低的一个或多个脉冲。例如，当目标振荡器信号10的频率慢于参考振荡器信号12的频率时，相位频率检测器120可配置用于产生第一指示(或第一组指示)。响应于第一指示，脉冲发生器130可以配置用于产生至少一个脉冲，该至少一个脉冲配置用于触发目标振荡器信号10的频率增加。作为另一示例，当目标振荡器信号10的频率快于参考振荡器信号12的频率时，相位频率检测器120可配置用于产生第二指示(或第二组指示)。响应于第二指示，脉冲发生器130可以配置用于产生至少一个脉冲，该至少一个脉冲配置用于触发目标振荡器信号10的频率降低。在某些实施方式中，被配置用于触发目标振荡器信号10的频率增加的脉冲可以被称为增加脉冲，被配置用于触发目标振荡器信号10的频率降低的脉冲可以被称为降低脉冲。如图1所示，频率校准器件100包括配置用于限定频率位元值(例如，一组三个位元值、一组两个位元值、一组八个位元值)的计数器140，这些频率位元值被配置用于限定(例如，控制)由目标振荡器110产生的目标振荡器信号10的频率。在某些实施方式中，由计数器140限定并被配置用于触发由目标振荡器110产生的目标振荡器信号10的频率的频率位元值可以被称为一组频率位元值。例如，由计数器140限定的频率位元值的第一配置(例如第一组合)可以被配置用于触发目标振荡器110以第一频率(也可称为第一频率设定值)产生目标振荡器信号10。由计数器140限定的频率位元值的第二配置可以被配置用于触发目标振荡器110以第二频率(也可称为第二频率设定值)产生目标振荡器信号10。因此，频率位元值的配置从第一配置变为第二配置可以触发目标振荡器信号10的频率从第一频率变为第二频率。响应于由脉冲产生单元150的脉冲发生器130产生的一个或多个脉冲，计数器140可以配置用于修改频率位元值(例如，限定、修改其配置或其组合)以触发目标振荡器信号10的频率变化(例如触发频率增加、触发频率降低)。在某些实施方式中，计数器140可配置用于修改频率位元值中包括的一个或多个位元值以触发目标振荡器信号10的频率变化。在某些实施方式中，计数器140可以配置用于修改频率位元值中包括的一个或多个位元值以触发目标振荡器信号10的频率的递增变化(例如，单调变化、逐步变化)。例如，响应于来自脉冲发生器130的增加脉冲，计数器140可以配置用于逐步(incrementally，递增地)修改触发目标振荡器信号10的频率增加的频率位元值。响应于来自脉冲发生器130的降低脉冲，计数器140可以配置用于逐步修改触发目标振荡器信号10的频率降低的频率位元值。在某些实施方式中，计数器140可以配置用于修改频率位元值以触发目标振荡器信号10的频率的非递增变化(例如，显著地和/或非线性增加或降低)。在某些实施方式中，计数器140可以配置用于逐步将频率位元值修改为饱和点(例如，上达用频率位元值表示的饱和点(不发生翻转(rollingover)),下至用频率位元值表示的最小值(不发生翻转))。例如，如果频率位元值包括限定一个字的三位元值，那么频率位元值可以表示数值O至7 (其可以与8种不同的频率设定值相符)，其中O与最小频率设定值相关联，7可以与最大频率设定值相关联。在该实施方式中，在相位频率检测器120上逐个周期地将参考振荡器信号12的频率和目标振荡器信号10的频率进行比较。换句话说，在某些实施方式中，将参考振荡器信号12的各个周期和目标振荡器信号10的至少一个周期进行比较。在某些实施方式中，将目标振荡器信号10的各个周期和参考振荡器信号12的至少一个周期进行比较。基于目标振荡器信号10的频率和参考振荡器信号12的频率之间的比较，一个或多个脉冲可以由脉冲发生器130产生，触发计数器140限定被配置用于触发目标振荡器110增加或降低目标振荡器信号10的频率的频率位元值。在某些实施方式中，与包括基于计数器对目标振荡器信号和参考振荡器信号进行比较的器件相比，频率校准器件100所应用的方法可以花费较少的时间来触发与目标振荡器110相关的修调。如图1所示，频率校准器件100的至少某些部分可以限定不同的处理路径Pl和P2，用虚线箭头表示。在某些实施方式中，各个处理路径P1、P2中可以与频率变化的不同方向相关联。例如，处理路径Pl可以配置用于触发目标振荡器信号10的频率增加，处理路径P2可以配置用于触发目标振荡器信号10的频率降低。虽然图1中未示出，由处理路径Pl执行的处理(例如，由处理路径Pl产生的信号)可以配置用于修改由处理路径P2执行的处理，反之亦然。如图1所示，计数器140与处理路径Pl和处理路径P2耦接。虽然图1中未示出，在某些实施方式中，处理路径P1、P2可以多路传输到计数器140中。虽然图1中未示出，在某些实施方式中，相位频率检测器120和脉冲发生器130可以共同将单个处理路径(例如，单个多路传输处理路径)限定到计数器140中。虽然图1中未示出，在某些实施方式中，处理路径Pl和处理路径P2可以配置用于基于不同时钟信号进行操作。因此，基于处理路径Pl由脉冲发生器130产生的增加脉冲可以与不同于脉冲发生器130用于产生降低脉冲的第二时钟信号的第一时钟信号同步。例如，处理路径Pl可配置用于利用基于目标振荡器信号10的定时进行操作，处理路径P2可配置用于利用基于参考振荡器信号12的定时进行操作。在某些实施方式中，处理路径Pl和处理路径P2可以配置用于基于相同的时钟信号进行操作。在某些实施方式中，用于触发处理路径Pl和/或处理路径P2进行处理的一个或多个时钟信号可以与目标振荡器信号10和/或参考振荡器信号12不同。在某些实施方式中，频率校准器件100的一个或多个组件可以集成到单个集成组件中。例如，目标振荡器110、相位频率检测器120、脉冲发生器130和/或计数器140可以集成到单个半导体芯片中。在某些实施方式中，频率校准器件100的一个或多个组件可以封装成独立的离散组件。在某些实施方式中，频率校准器件100的组件可以不集成到单个组件中。在某些实施方式中，频率校准器件100的所有或几乎所有组件都可以是基于数字的组件(而不是基于模拟的组件)。例如，相位频率检测器120、脉冲发生器130和/或计数器140可以是数字组件。图2A至图2D为示出了根据实施方式的频率校准器件产生的一个降低脉冲的图。在这些图中，时间向右增加。如图2A所示，目标振荡器信号的频率大于图2B中所示的参考振荡器信号的频率。目标振荡器信号例如可以由图1中所示的目标振荡器110产生，参考振荡器信号例如可以由图1中所示的参考振荡器115产生。如图2C所示，响应于目标振荡器信号的频率(图2A中所示)大于参考振荡器信号的频率(图2B中所示)，大约在时间Tl开始产生降低脉冲。在某些实施方式中，参考振荡器信号的频率和目标振荡器信号的频率的差可以由图1中所示的相位频率检测器120识别。在该实施方式中，基于图2A中所示的目标振荡器信号产生图2C中所示的降低脉冲。因此，降低脉冲与目标振荡器信号的在图2A中所示的一个周期同步。虽然未示出，但在某些实施方式中，可以基于图2B中所示的参考振荡器信号，而不基于图2A中所示的目标振荡器信号，来产生降低脉冲。在某些实施方式中，响应于图1中所示的相位频率检测器120产生的目标振荡器信号的频率和参考振荡器信号的频率之间的差的指示，通过图1中所示的脉冲发生器130可以产生降低脉冲。响应于大致在Tl时刻产生的降低脉冲，如图2C所示，目标振荡器信号的频率大致在T2时刻降低。换句话说，时间T2之前的目标振荡器信号的频率大于时间T2之后的目标振荡器信号的频率。在某些实施方式中，图2A中所示的目标振荡器信号的频率可以基于图1中所示的计数器140限定的频率位元值降低。因此，时间T2之前的目标振荡器信号的频率可以基于频率位元值的第一配置，时间T2之后的目标振荡器信号的频率可以基于频率位元值的第二配置。在该实施方式中，因为目标振荡器信号的频率大于参考振荡器信号的频率，所以不产生增加脉冲，如图2D所示。图3A至图3D为示出了根据实施方式的频率校准器件产生的一个增加脉冲的图。在这些图中，时间向右增加。如图3A所示，目标振荡器信号的频率小于图3B中所示的参考振荡器信号的频率。目标振荡器信号例如可以由图1中所示的目标振荡器110产生，参考振荡器信号例如可以由图1中所示的参考振荡器115产生。如图3D所示，响应于目标振荡器信号的频率(图3A中所示)小于参考振荡器信号的频率(图3B中所示)，大约在时间SI开始产生增加脉冲。在某些实施方式中，参考振荡器信号的频率和目标振荡器信号的频率的差可以由图1中所示的相位频率检测器120识别。在该实施方式中，基于图3B中所示的参考振荡器信号产生图3D中所示的增加脉冲。因此，增加脉冲与参考振荡器信号的在图3B中所示的一个周期同步。虽然未示出，但在某些实施方式中，可以基于图3A中所示的目标振荡器信号，而不基于图3B中所示的参考振荡器信号，来产生增加脉冲。在某些实施方式中，响应于图1中所示的相位频率检测器120产生的目标振荡器信号的频率和参考振荡器信号的频率之间的差的指示，通过图1中所示的脉冲发生器130可以产生增加脉冲。响应于大致在SI时刻产生的增加脉冲，如图3D所示，图3A中所示的目标振荡器信号的频率大致在S2时刻增加。换句话说，时间S2之前的目标振荡器信号的频率小于时间S2之后的目标振荡器信号的频率。在某些实施方式中，图3A中所示的目标振荡器信号的频率可以基于图1中所示的计数器140限定的频率位元值增加。因此，时间S2之前的目标振荡器信号的频率可以基于频率位元值的第一配置，时间S2之后的目标振荡器信号的频率可以基于频率位元值的第二配置。在该实施方式中，因为目标振荡器信号的频率大于参考振荡器信号的频率，所以不产生降低脉冲，如图3C所示。图4A至图4D为示出了根据实施方式的频率校准器件产生的若干增加脉冲的图。在这些图中，时间向右增加。如图4A所示，目标振荡器信号的频率小于图4B中所示的参考振荡器信号的频率。在该实施方式中，图4A中所示的目标振荡器信号的频率小于图4B中所示的参考振荡器信号的频率的两倍。目标振荡器信号例如可以由图1中所示的目标振荡器110产生，参考振荡器信号例如可以由图1中所示的参考振荡器115产生。如图4D所示，响应于目标振荡器信号的频率(图4A中所示)小于参考振荡器信号的频率(图4B中所示)，大约在时间M1、M2及M3开始触发增加脉冲。在某些实施方式中，参考振荡器信号的频率和目标振荡器信号的频率的差可以由图1中所示的相位频率检测器120识别。在该实施方式中，基于图4B中所示的参考振荡器信号产生图4D中所示的增加脉冲。因此，各个增加脉冲与参考振荡器信号的在图4B中所示的周期之一同步。因为各个增加脉冲与图4B中所示的参考振荡器信号同步，所以增加脉冲具有相同的(或大致相同的)脉冲宽度W。在该实施方式中，在图4B中所示的参考振荡器信号内基于每两个周期产生图4D中所示的增加脉冲。虽然未示出，但在某些实施方式中，可以响应于每个周期产生增加脉冲，使得目标振荡器信号比图4A中所示的更快速地增加。虽然未示出，但在某些实施方式中，在目标振荡器信号内响应于或基于超过每两个周期产生增加脉冲。在某些实施方式中，可以基于指定时间间隔、随机地、在指定延迟之后和/或基于指定周期数等产生降低脉冲。虽然未示出，但在某些实施方式中，可以基于图4A中所示的目标振荡器信号，而不基于图4B中所示的参考振荡器信号，来产生至少部分增加脉冲。在这样的实施方式中，由于目标振荡器信号的频率变化，增加脉冲(例如，各个增加脉冲)可以具有不同的(或降低的)脉冲宽度。在某些实施方式中，响应于图1中所示的相位频率检测器120产生的目标振荡器信号的频率和参考振荡器信号的频率之间的差的指示，通过图1中所示的脉冲发生器130可以产生增加脉冲。响应于如图4D所示的大致在Ml至M3时刻产生的增加脉冲，图4A中所示的目标振荡器信号的频率逐步增加。在某些实施方式中，图4A中所示的目标振荡器信号的频率可以基于图1中所示的计数器140限定的频率位元值的逐步变化(incremental change)增力口。在该实施方式中，因为目标振荡器信号的频率大于参考振荡器信号的频率，所以不产生降低脉冲，如图4C所示。
图5A至图为示出了根据实施方式的频率校准器件产生的若干降低脉冲的图。在这些图中，时间向右增加。如图5A所示，目标振荡器信号的频率大于图5B中所示的参考振荡器信号的频率。在该实施方式中，图5A中所不的目标振汤器彳目号的频率最初小于图5B中所不的参考振汤器信号的频率的两倍。目标振荡器信号例如可以由图1中所示的目标振荡器110产生，参考振荡器信号例如可以由图1中所示的参考振荡器115产生。如图5C所示，响应于目标振荡器信号的频率(图5A中所示)大于参考振荡器信号的频率(图5B中所示)，大约在时间N1、N2及N3开始触发降低脉冲。在某些实施方式中，参考振荡器信号的频率和目标振荡器信号的频率的差可以由图1中所示的相位频率检测器120识别。在该实施方式中，基于图5A中所示的目标振荡器信号产生图5C中所示的降低脉冲。因此，各个降低脉冲与目标振荡器信号的在图5A中所示的周期之一同步。因为各个降低脉冲与图5B中所示的变化的目标振荡器信号同步，所以增加脉冲具有不同的(或增加的)脉冲宽度Xl至X3。在该实施方式中，基于图5A中所示的目标振荡器信号内的周期定期产生图5C中所示的降低脉冲。虽然未示出，但在某些实施方式中，可以响应于每个周期产生降低脉冲，使得目标振荡器信号比图5A中所示的更快速地增加。虽然未示出，但在某些实施方式中，在目标振荡器信号内基于每两个周期产生增加脉冲。在某些实施方式中，可以基于指定时间间隔、随机地、在指定延迟之后和/或基于指定周期数等产生增加脉冲。虽然未示出，但在某些实施方式中，可以基于图5B中所示的参考振荡器信号，而不基于图5A中所不的目标振荡器信号,来产生至少部分降低脉冲。在这样的实施方式中，由于参考振荡器信号的均匀频率，降低脉冲(例如，降低脉冲中的每一个)可以具有相同的(或大致相同的)脉冲宽度。在某些实施方式中，响应于图1中所示的相位频率检测器120产生的目标振荡器信号的频率和参考振荡器信号的频率之间的差的指示，通过图1中所示的脉冲发生器130可以产生降低脉冲。响应于如图5C所示的大致在NI至N3时刻产生的降低脉冲，图5A中所示的目标振荡器信号的频率逐步降低。在某些实施方式中，图5A中所示的目标振荡器信号的频率可以基于图1中所示的计数器140限定的频率位元值的逐步变化降低。在该实施方式中，因为目标振荡器信号的频率小于参考振荡器信号的频率，所以不产生增加脉冲，如图所示。图6为示出了目标振荡器产生的目标振荡器信号的校准方法的流程图。在某些实施方式中，流程图的一个或多个部分例如可以通过图1中所示的频率校准器件100执行。在某些实施方式中，流程图的至少一些部分可以限定例如在测试程序期间执行的校准程序(calibration procedure)的至少一部分。从参考振荡器接收参考振荡器信号(方框610)。在某些实施方式中，参考振荡器信号可以由图1中所示的参考振荡器115产生。在某些实施方式中，可以在图1中所示的相位频率检测器120上接收参考振荡器信号。将目标振荡器信号的频率和参考振荡器信号的频率进行比较(方框620)。在某些实施方式中，目标振荡器信号可以由图1中所不的目标振荡器110产生。在某些实施方式中，利用图1中所示的相位频率检测器120将目标振荡器信号的频率和参考振荡器信号的频率进行比较。
基于该比较并基于目标振荡器信号来产生被配置用于触发目标振荡器信号的频率在第一方向上变化的第一脉冲(方框630 ) ο在这样的实施方式中，目标振荡器信号可以具有时钟信号的功能。在某些实施方式中，第一脉冲可以由图1中所示的脉冲发生器130触发。在某些实施方式中，第一方向可以是降低方向，而第一脉冲可以是降低脉冲。基于该比较并基于参考振荡器信号来产生被配置用于触发目标振荡器信号的频率在第二方向上变化的第二脉冲(方框640)。在这样的实施方式中，参考振荡器信号可以用作时钟信号。在某些实施方式中，第二脉冲可以由图1中所示的脉冲发生器130触发。在某些实施方式中，第二方向可以是增加方向且第二脉冲可以是增加脉冲。第一脉冲或第二脉冲可以被配置用于使频率位元值(例如，计数器值)改变，这些频率位元值可以被存储并被用于触发目标振荡器信号的频率变化。图7示出了根据实施方式的与目标振荡器信号相关联的频率位元值700。频率位元值包括位元值BO至B2，其中位元值BO是最低有效位元值(the least significantbit value)，位元值B2是最高有效位元值。因为频率位元值包括三个位元值，所以可以基于频率位元值限定与目标振荡器信号相关联的总共八种不同的频率设定值(frequencysetting)(其可限定一系列或一串频率设定值)。在某些实施方式中，频率位元值可以至少部分由计数器(比如图1中所示的计数器140)限定。在某些实施方式中，频率位元值可以被称为修调位元值或频率字(frequency word)。同样如图7所示，频率位元值的各个配置(例如组合)与目标振荡器(例如图1中所示的目标振荡器110)产生的目标振荡器信号的频率710和相应周期720 (例如，循环周期)相关联。在该实施方式中，当频率位元值处于“000”的默认配置下时(其可与数值零对应)，目标振荡器信号的频率710和相应周期720分别是指初始频率和周期。从“000”的频率位元值变为频率位元值的另一种配置将触发目标振荡器信号的频率710变化以及目标振荡器信号的周期720变化。例如，从“000”的频率位元值变为“111”的频率位元值(其可与数值7对应)将触发目标振荡器信号的频率710降低8.6%，目标振荡器信号的周期720增加9.4%。再如，从“001”的频率位元值(其可与数值I对应)变为“010”的频率位元值(其可以与数值2对应)将触发目标振荡器信号的频率710从8.1%增加至17.7%，目标振荡器信号的周期720从-
7.5%降低至-15.0%。在某些实施方式中，与频率位元值700的每一个配置相关联的各个频率710可以被称为频率设定值、频率阶跃，或可以被称为频率增量。在该实施方式中，“000”的频率位元值配置可以是默认或初始频率位元值配置。在某些实施方式中，默认或初始频率位元值配置可以与“000”不同。例如，默认或初始频率位元值配置可以是“100”。如图7所示，频率位元值700的变化可能导致目标振荡器信号的频率710和/或周期720的非线性变化。例如，频率位元值700从“000”变为“001”可以触发频率710增加
8.1%，而频率位元值700从“001”变为“010”可以触发频率710发生9.6%的变化(从8.1%至17.7%)。在某些实施方式中，频率位元值700的逐步变化可能导致频率710和/或周期720的线性变化。在某些实施方式中，可以执行频率位元值的变化(例如，响应于图1中所示的脉冲发生器130由计数器140执行)，以便逐步执行变化。例如，可以利用频率校准器件(例如，图1中所示的频率校准器件100)触发频率位元值通过“110”(其可以与数值6对应)从“000”变为“101”(其可以与数值5对应)。在某些实施方式中，可以利用频率校准器件(例如，图1中所示的频率校准器件100)触发频率位元值直接从“000”变为“101”，而无需通过“110”。虽然图7中所示的实例包括总共三个频率位元值，但在某些实施方式中，一组频率位元值可包括多于总共三个频率位元值(例如，一个字节，15个位元值)或小于总共三个频率位元值(例如，两个位元值)。图8A为不出了目标振荡器信号的频率的图，图8B为不出了配置用于触发图8A中所示的目标振荡器信号的频率变化的脉冲的图。如图8A和SB所示，时间大致在Oms开始向右以毫秒(ms)为单位增加。在某些实施方式中，目标振荡器信号可以与频率校准器件的目标振荡器相关联。图8A和SB示出了例如频率校准器件100的组件作为校准回路或作为反馈回路的操作。如图8A所示，目标振荡器信号的频率在约Oms以约380kHz开始。虽然未示出，但目标振荡器信号的频率被校准至600kHz频率的参考振荡器信号。如图SB所示，增加脉冲用实线表示，降低脉冲用虚线表示。在某些实施方式中，增加脉冲可以经由频率校准器件的第一处理路径触发，降低脉冲可以经由频率校准器件的第二处理路径触发。因为在约Oms开始时，目标振荡器信号的频率明显低于参考振荡器信号的频率(图8A中所示)，所以多个增加脉冲在约Oms与3ms之间产生，如图8B所示。如图8A所示，随着目标振荡器信号的频率接近600kHz频率的参考振荡器信号，产生增加脉冲的速率降低，如图8B所示。增加脉冲触发目标振荡器信号的频率逐步增加(通过频率位元值)，如图8A所示，直至目标振荡器信号的频率在约2.7ms超过参考振荡器信号的频率。响应于超过参考振荡器信号的目标振荡器信号，在约3ms产生的降低脉冲使目标振荡器信号的频率降到参考振荡器信号以下。如图8A所示，目标振荡器信号的频率响应于降低脉冲和增加脉冲分别在比参考振荡器信号的频率略低的频率和比参考振荡器信号的频率略高的频率之间移动(大致在
2.7ms和6.8ms之间)(例如，切换)，如图8B所示。因此，频率之间的移动可以由例如频率校准器件的不同处理路径触发。在该实施方式中，目标振荡器信号的频率在接近，但不是正好在参考振荡器信号的频率的频率增量之间移动，原因是频率位元值限于频率分辨率(其可由频率位元值触发)。因此，在该实施方式中，频率校准器件可以配置用于限定频率位元值，这些频率位元值将目标振荡器信号的频率设定在参考振荡器信号的频率的频率增量(例如，频率阶跃、最低有效位元值)内。在某些实施方式中，频率校准器件可以配置用于限定频率位元值，这些频率位元值将目标振荡器信号的频率设定在参考振荡器信号的阈频率内(例如，在最近的频率增量)。在某些实施方式中，在频率校准器件限定了将目标振荡器信号的频率设定在参考振荡器信号的频率的频率增量内或阈频率内的频率位元值之后，频率校准可以被称为收敛。在某些实施方式中，在校准时间段到期之后，频率校准器件可以配置用于将目标振荡器信号的频率设定在参考振荡器信号的至少一个频率增量内的频率。在这样的实施方式中，目标振荡器信号的频率可能未被设定在参考振荡器信号的两个频率增量中的最近的频率增量，但仍然可以设定在参考振荡器信号的频率的一个频率增量范围内的频率。当目标振荡器信号的频率在参考振荡器信号附近的第一频率增量和第二频率增量之间跳动(例如，切换)时，会发生这种情况，其中第一频率增量比第二频率增量更接近参考振荡器信号(频率值)。如果校准时间段在频率位元值触发目标振荡器信号位于第二频率增量时到期，那么可以将目标振荡器信号设定在第二频率增量(其离参考振荡器信号比第一频率增量更远，但仍然在参考振荡器信号的频率增量内)。图9为示出了根据实施方式的频率校准器件900的实例的示意图。如图9所示，频率校准器件900包括配置用于依靠参考振荡器915进行校准的目标振荡器910。具体地说，目标振荡器910产生的目标振荡器信号90的频率被配置用于对照(依靠)参考振荡器915产生的参考振荡器信号92的频率进行校准。在某些实施方式中，目标振荡器910可以是数控振荡器(DC0)，可以被配置用于基于频率位元值产生目标振荡器信号90。如图9所示，相位频率检测器920 (其可以包括在相位产生单元中)配置用于接收目标振荡器信号90和参考振荡器信号92。相位频率检测器920配置用于将目标振荡器信号90的频率和参考振荡器信号92的频率进行比较。基于相位频率检测器920执行的比较，脉冲发生器930 (其可以包括在相位产生单元中)可以配置用于产生至少一个脉冲，该脉冲配置用于触发目标振荡器信号90的频率增加(例如，增加脉冲)和/或配置用于触发目标振荡器信号90的频率降低(例如，降低脉冲)。如图9所示，频率校准器件900还包括配置用于基于从脉冲发生器930接收的增加脉冲和/或降低脉冲限定频率位元值93的计数器940。频率位元值93可以经由多路复用器MUXl发送给目标振荡器910，从而触发目标振荡器基于与频率位元值93相应的频率产生目标振荡器信号90。如上所述，计数器93可以配置为饱和计数器，该饱和计数器限定达到饱和值(例如，最大值和/或最小值)的频率位元值93，而不发生翻转。如图9所示，频率校准器件900的至少一些部分可以限定不同处理路径Rl和R2。处理路径Rl包括(或至少部分由以下器件限定)触发器FFl、FF3及FF5，处理路径R2包括(或至少部分由以下器件限定)触发器FF2、FF4及FF6。在某些实施方式中，触发器可以被称为锁存器。处理路径R1、R2中的每一个可以与频率变化的不同方向相关联。在该示例实施方式中，处理路径Rl配置用于触发目标振荡器信号90的频率增加，处理路径R2配置用于触发目标振荡器信号90的频率降低。在某些实施方式中，因为处理路径Rl配置用于触发目标振荡器信号90的频率降低(通过降低脉冲)，所以处理路径Rl可以被称为向下或降低处理路径。在某些实施方式中，因为处理路径R2配置用于触发目标振荡器信号90的频率增加(通过增加脉冲)，所以处理路径R2可以被称为向上或增加处理路径。虽然图9中未示出，但是触发器FFl至FF6的至少一部分可以是，或可以被配置为包括超过一个触发器，比如主触发器和从触发器。如图9所示，处理路径Rl配置用于基于作为时钟信号的目标振荡器信号90进行操作，处理路径R2配置用于基于作为时钟信号的参考振荡器信号92进行操作。如图9所示，与处理路径Rl相关联的每个触发器(即，触发器FFl、FF3及FF5 )接收目标振荡器信号90，与处理路径R2相关联的每个触发器(即，触发器FF2、FF4及FF6)接收参考振荡器信号92。因此，基于处理路径Rl由脉冲发生器930 (在输出端934)产生的降低脉冲可以与目标振荡器信号90同步，基于处理路径R2由脉冲发生器930 (在输出端935)产生的增加脉冲可以与目标振荡器信号90同步。在某些实施方式中，图9中所示的一个或多个触发器可以配置用于接收不同于目标振荡器信号90和/或参考振荡器信号92的时钟信号(并基于该时钟信号进行操作)。如图9所示，相位频率检测器920是四D相位频率检测器。四D相位频率检测器包括双D相位频率检测器部分，其包括触发器FF1、触发器FF2及与非门NA1。双D相位频率检测器部分921配置用于在输出端922、923产生指示。触发器FFl接收目标振荡器信号90，触发器FF2接收参考振荡器信号92。双D相位频率检测器部分921配置用于在目标振荡器信号90的上升沿产生指示(例如，脉冲)并响应于参考振荡器信号92的上升沿产生指示(例如，脉冲的下降沿)，反之亦然(这取决于首先接收哪种信号)。如图9所示，双D相位频率检测器部分921的各个输出端922、923通过反相器11、12与触发器？ 3、？ 4耦接。在该实施方式中，当目标振荡器信号90的频率大约是参考振荡器信号92的频率的两倍或大约是参考振荡器信号92的频率的二分之一时，四D相位频率检测器(S卩，相位频率检测器920)配置用于在输出端924、925产生静态高指示或静态低指示(static low indicator)。因为在限定频率位元值93时计数器940可以使用沿(例如，时钟沿)来递减计数或递增计数，所以至降低处理路径Rl和增加处理路径R2的各个时钟信号(即目标振荡器信号90和参考振荡器信号92)分别通过与门Gl和与门G2耦接。因此，来自脉冲发生器930的触发器FF5的输出端934上的降低脉冲可以与目标振荡器信号90同步。同样，来自脉冲发生器930的触发器FF6的输出端935上的增加脉冲可以与参考振荡器信号92同步。如图9所示，脉冲发生器930内的处理路径Rl和处理路径R2分别通过反相器13和14耦接。反相器13和14分别可以配置用于触发触发器FF5和触发器FF6的重置(通过R’(例如，复位杆)，使得在重叠时间段内(例如同时)在输出端934、935不产生脉冲。换句话说，输出端934,935被配置用于在互相排斥(例如非重叠的)时间段内产生脉冲。如图9所示，通过控制 信号33控制多路复用器MUXl。控制信号33可以配置用于触发多路复用器MUXl以计数器942限定的频率位元值93发送至目标振荡器910，从而保持目标振荡器信号90的频率或触发目标振荡器信号90的频率变化。在某些实施方式中，在完成利用参考振荡器信号92的频率对目标振荡器信号90的频率进行校准之后，频率位元值93例如可以存储在存储器中，用于烧断一根或多根保险丝(例如，改变一个或多个互连)以通过路径34设定目标振荡器信号92的频率等等。在某些实施方式中，在校准时间段内可以执行利用参考振荡器信号92的频率对目标振荡器信号90的频率进行校准。在某些实施方式中，可以响应于频率位元值93饱和而终止利用参考振荡器信号92的频率对目标振荡器信号90的频率进行校准。虽然图9中未示出，但在某些实施方式中，可以使进入触发器FFl的目标振荡器信号90反相(通过反相器)且可以使进入触发器FF2的参考振荡器信号92反相(通过反相器)。在这样的实施方式中，可以任选拆除反相器Il和反相器12。虽然图9中未示出，但在某些实施方式中，可以通过或门向计数器940提供通过输出端934发送的降低脉冲以及通过输出端935发送的增加脉冲。虽然图9中未示出，但在某些实施方式中，能使引起在频率校准器件900的组件限定的反馈回路发生延迟的延迟电路可以插入脉冲发生器930和计数器940之间。图1OA至图101为示出了频率校准器件的操作的图。如图1OF所示，响应于图1OG中所示的降低脉冲在约C2时刻开始降低目标振荡器信号的频率。基于图1OB中所示的目标振荡器信号与图1OA中所示的参考振荡器信号的比较产生降低脉冲。如所示出的通过交错分别在图1OG和101中所示的降低脉冲(在约C4、C6及C8时刻)和增加脉冲(在约C5和C7时刻)而在频率增量之间切换(大致在C4时刻开始)目标振荡器频率。图1OC至图1OE分别示出了频率位元值BO至B2，用于触发图1OB和IOF中所示的目标振荡器信号的频率。在某些实施方式中，频率位元值BO至B2可以与图7中所示的频率位元值700对应。在该实施方式中，将降低脉冲(图1OG中所示)和增加脉冲(图101中所示)组合在一起以产生至计数器的时钟信号(图1OH中所示)。在该实施方式中，在时刻CO和时刻Cl之间的时间段之后在约时刻Cl开始发起目标振荡器信号的频率(图1OB中所示)与参考振荡器信号的频率(图1OA中所示)的比较。在某些实施方式中，在时刻CO和时刻Cl之间的时间段内，重复产生增加脉冲，如图101所示。因此，响应于如图1OF所示的时刻Cl和时刻C2之间的增加脉冲暂时增加目标振荡器频率，直至在约C2时刻开始产生降低脉冲，如图1OG所示。在某些实施方式中，频率校准器件可以配置用于在几微秒(例如，10微秒、50微秒、200微秒)内收敛。在某些实施方式中，收敛时间可以小于几微秒(例如10纳秒)或大于几微秒(例如10毫秒、100毫秒)。例如，时刻Cl (开始比较时)和时刻C4 (已发生收敛时)之间的时间可以为约50毫秒。图11、图12及图13为基于目标振荡器信号的不同频率示出了频率校准器件(例如，图1中所示的频率校准器件100、图9中所示的频率校准器件900)的操作的图。具体地说，图1lA至图1lJ与初始频率略快于参考振荡器信号的频率的目标振荡器信号相关联。在某些实施方式中，可以基于略快的半导体工艺或典型半导体工艺的快速变化(fastvariation)来产生与图1lA至图1lJ相关联的目标振荡器信号。图12A至图12J与初始频率慢于参考振荡器信号的频率的目标振荡器信号相关联。在某些实施方式中，可以基于较慢的半导体工艺或典型半导体工艺的慢速变化(slowvariation)而产生与图12A至图12J相关联的目标振荡器信号。图13A至图13J与初始频率明显快于参考振荡器信号的频率的目标振荡器信号相关联。在某些实施方式中，可以基于快速半导体工艺或典型半导体工艺的明显快速变化产生与图13A至图13J相关联的目标振荡器信号。如图1lB所示,在约Dl时刻启动(例如激活)目标振荡器信号。在该实施方式中，图13B中所示的目标振荡器信号的频率比图13A中所示的参考振荡器信号的频率慢。在该实施方式中，在启动目标振荡器信号之前，触发增加脉冲，如图1lH所示。响应于目标振荡器信号的频率(图1lB中所示)与参考振荡器信号的频率(图1lA中所示)的比较，触发降低脉冲，如图1lI所示。如所示出的通过交错分别在图1lH和IlI中所示的增加脉冲和降低脉冲在频率增量之间切换目标振荡器频率。图1lJ示出了频率设定值(其可以由位元值限定)，用于触发图1lB中所示的目标振荡器信号的频率。如图1lJ所示，频率设定值在约D2时刻在“6”和“7”之间切换(toggle)(响应于交错的(staggered)增加脉冲和降低脉冲)。在某些实施方式中，图1lJ中所示的频率设定值可以与图7中所示的频率位元值700表示的数值对应。在该实施方式中，将增加脉冲(图1lH中所示)和降低脉冲(图1lI中所示)组合在一起以产生至计数器的时钟信号(图1lG中所示)。图1lC中示出了为四D相位频率检测器的增加处理路径的一部分的双D相位检测器的输出(例如，图9中所示的双D相位检测器部分921的输出923)，图1lD中示出了为四D相位频率检测器的降低处理路径的一部分的双D相位检测器的输出(例如，图9中所示的双D相位检测器部分921的输出922)。同样，图1lD中示出了四D相位频率检测器的增加处理路径的输出(例如，图9中所示的相位检测器920的输出925)，图1lE中示出了四D相位频率检测器的降低处理路径的输出(例如，图9中所示的相位检测器920的输出924)。如图12B所示,在约El时刻启动(例如,激活)目标振荡器信号。在该实施方式中，图14B中所示的目标振荡器信号的频率比图14A中所示的参考振荡器信号的频率慢。在该实施方式中，在启动目标振荡器信号之前，触发增加脉冲，如图12H所示。响应于目标振荡器信号的频率(图12B中所示)与参考振荡器信号的频率(图12A中所示)的比较，触发降低脉冲，如图121所示。如所示出的通过交错分别在图12H和121中所示的增加脉冲和降低脉冲而在频率增量之间切换目标振荡器频率。图12J示出了频率设定值(其可以由位元值限定)，用于触发图12B中所示的目标振荡器信号的频率。如图12J所示，频率设定值在约E2时刻在“I”和“2”之间切换(响应于交错的增加脉冲和降低脉冲)。在某些实施方式中，图12J中所示的频率设定值可以与图7中所示的频率位元值700表示的数值对应。在该实施方式中，将增加脉冲(图12H中所示)和降低脉冲(图121中所示)组合在一起以产生至计数器的时钟信号(图12G中所示)。图12C中示出了为四D相位频率检测器的增加处理路径的一部分的双D相位检测器的输出(例如，图9中所示的双D相位检测器部分921的输出923)，图12D中示出了为四D相位频率检测器的降低处理路径的一部分的双D相位检测器的输出(例如，图9中所示的双D相位检测器部分921的输出922)。同样，图12D中示出了四D相位频率检测器的增加处理路径的输出(例如，图9中所示的相位检测器920的输出925)，图12E中示出了四D相位频率检测器的降低处理路径的输出(例如，图9中所示的相位检测器920的输出924)。如图13B所示,在约Fl时刻启动(例如,激活)目标振荡器信号。在该实施方式中，图13B中所示的目标振荡器信号的频率比图13A中所示的参考振荡器信号的频率明显要快。在该实施方式中，在启动目标振荡器信号之前，触发增加脉冲，如图13H所示。响应于目标振荡器信号的频率(图13B中所示)与参考振荡器信号的频率(图13A中所示)的比较，触发降低脉冲。图13J示出了频率设定值(其可以由位元值限定)，用于触发图13B中所示的目标振荡器信号的频率。在该实施方式中，继续触发降低脉冲，如图131所示，而图13J中所示的频率设定值在频率设定值为“4”时饱和。在某些实施方式中，图13J中所示的频率设定值可以与图7中所示的频率位元值700表示的数值对应。如图13H所示，在约F2时刻之后，不产生增加脉冲。在该实施方式中，将增加脉冲(图13H中所示)和降低脉冲(图131中所示)组合在一起以产生至计数器的时钟信号(图13G中所示)。图13C中示出了为四D相位频率检测器的增加处理路径的一部分的双D相位检测器的输出(例如，图9中所示的双D相位检测器部分921的输出923)，图13D中示出了为四D相位频率检测器的降低处理路径的一部分的双D相位检测器的输出(例如，图9中所示的双D相位检测器部分921的输出922)。同样，图13D中示出了四D相位频率检测器的增加处理路径的输出(例如，图9中所示的相位检测器920的输出925)，图13E中示出了四D相位频率检测器的降低处理路径的输出(例如，图9中所示的相位检测器920的输出924)。图14A至图14J为示出了由频率校准器件触发的目标振荡器信号的频率负跃变的特写图的图。在该实施方式中，图14B中所示的目标振荡器信号的频率比图14A中所示的参考时钟信号的频率快。目标振荡器信号(图14B中所示)配置用于触发与图14D中所示的降低处理路径相关联的双D输出在约Gl时刻增加。目标振荡器信号(图14B中所示)配置用于触发与图14F中所示的降低处理路径相关联的四D输出增加并配置用于在约G2时刻触发图141中所示的降低脉冲。如图14J所示，频率设定值响应于图141中所示的降低脉冲从“5”降到“4”(其可以与图7中所示的频率位元值700表示的数值对应)。参考振荡器信号(图14A中所示)配置用于触发与图14F中所示的降低处理路径相关联的双D输出在约G3时刻重置。本文描述的各种工艺的实现可以在数字电子电路中，或以计算机硬件、固件、软件或其组合实现。某些实现可以利用各种半导体加工和/或封装工艺实现。如上所述，某些实施方式可以利用与半导体衬底(包括但不限于，例如，娃(Si)、砷化镓(GaAs)、碳化娃(SiC)等)相关联的各种半导体加工工艺实现。尽管已对所描述的实施方案的某些特点进行了说明，但本领域的技术人员会想到很多修改、代替、改变及等效方案。因此，要理解的是所附权利要求旨在涵盖落入实施方式的范围内的所有这样的修改和改变。应理解，仅以实例的方式提出实施方式，这不是限制性的，且可以在形式和细节上进行各种改变。本文描述的装置和/或方法的任何部分都可以在任意组合中相结合，相互排斥的组合除外。本文描述的实施方式可包括所描述的不同实施方式的功能、组件和/或特征的各种组合和/或子组合。
权利要求
1.一种装置，包括: 脉冲产生电路的第一处理路径，被配置用于产生第一脉冲，所述第一脉冲被配置用于触发由目标振荡器产生的目标振荡器信号的频率在第一方向上变化，所述目标振荡器是对照参考振荡器信号的频率进行校准的目标，所述第一脉冲与目标振荡器信号同步；以及 所述脉冲产生电路的第二处理路径，被配置用于产生第二脉冲，所述第二脉冲被配置用于触发目标振荡器信号的频率在第二方向上变化，所述第二脉冲与所述参考振荡器信号同步。
2.根据权利要求1所述的装置，其中，所述第一脉冲被配置用于触发所述目标振荡信号的频率降低，所述第二脉冲被配置用于触发所述目标振荡器信号的频率增加。
3.根据权利要求1所述的装置，其中，作为校准目标的所述目标振荡器是数控振荡器。
4.根据权利要求1所述的装置，其中，所述第一处理路径包括多个第一触发器且所述第二处理路径包括多个第二触发器，所述第一处理路径经由与非门并经由至少一个反相器与所述第二处理路径耦接。
5.根据权利要求1所述的装置，还包括: 计数器，与所述第一处理路径耦接并被配置用于从所述第一处理路径接收所述第一脉冲，所述计数器与所述第二处理路径耦接并被配置用于从所述第二处理路径接收第二脉冲，所述计数器被配置用于逐步修改一组位元，该组位元被配置用于响应于所述第一脉冲并响应于所述第二脉冲限定所述目标振荡器信号的频率。
6.根据权利要求1所述的装置，其中，当所述目标振荡器信号的频率之间的差是大于所述参考振荡器信号的频率的两倍或小于所述参考振荡器信号的频率的二分之一这两种情况中的至少一种时 ，所述脉冲产生电路的第一处理路径被配置用于产生所述第一脉冲。
7.根据权利要求1所述的装置，其中，所述第一处理路径和所述第二处理路径互连，使得在互相排斥的时间段内触发所述第一脉冲和所述第二脉冲。
8.根据权利要求1所述的装置，其中，所述第一处理路径和所述第二处理路径被配置用于触发所述目标振荡器信号的频率以在所述参考振荡器信号的频率附近布置的两种频率设定值之间切换。
9.根据权利要求1所述的装置，还包括: 计数器，与所述第一处理路径和所述第二处理路径耦接，所述计数器被配置用于产生控制所述目标振荡器信号的频率的一组位元值， 所述第一处理路径和所述第二处理路径各自包括被配置用于在所述参考振荡器信号的多个周期内产生所述目标振荡器信号和所述参考振荡器信号之间的相对差的多个指示的频率检测器的至少一部分， 所述第一处理路径和所述第二处理路径各自包括被配置用于触发所述计数器以逐步修改所述一组位元值的脉冲发生器的至少一部分。
10.根据权利要求1所述的装置，其中，所述第一处理路径产生所述第一脉冲是基于在第一时间所述参考振荡器信号的频率和所述目标振荡器信号的频率之间的相对差，所述第二处理路径产生所述第二脉冲是基于在第二时间所述参考振荡器信号的频率和所述目标振荡器信号的频率之间的相对差。
11.一种方法，包括:从参考振荡器接收参考振荡器信号； 将目标振荡器信号的频率和所述参考振荡器信号的频率进行比较； 基于所述比较并基于所述目标振荡器信号产生被配置用于触发所述目标振荡器信号的频率在第一方向上变化的第一脉冲；以及 基于所述比较并基于所述参考振荡器信号产生被配置用于触发所述目标振荡器信号的频率在第二方向上变化的第二脉冲。
12.根据权利要求11所述的方法，其中，所述第一脉冲被配置用于触发所述目标振荡器信号的频率降低，而所述第二脉冲被配置用于触发所述目标振荡器信号的频率增加。
13.根据权利要求11所述的方法，其中，在互相排斥的时间段内触发所述第一脉冲和所述第二脉冲。
14.根据权利要求11所述的方法，其中，所述目标振荡器信号的校准被配置为在I毫秒内收敛。
15.根据权利要求11所述的方法，所述比较包括在所述参考振荡器信号的各个周期内将所述目标振荡器信号的 频率和所述参考振荡器信号的频率进行比较直至完成利用所述参考振荡器信号的频率对所述目标振荡器信号的频率的校准。
16.根据权利要求11所述的方法，其中，在校准时间段到期之后，终止对所述目标振荡器信号的频率和所述参考振荡器信号的频率进行比较。
17.一种装置，包括: 相位频率检测器，被配置用于产生目标振荡器信号的频率和参考振荡器信号的频率之间的相对差的多个指示；以及 脉冲发生器，被配置用于基于所述多个指示产生多个脉冲，所述多个脉冲包括被配置用于触发所述目标振荡器信号的频率增加的第一部分，且所述多个脉冲包括被配置用于触发所述目标振荡器信号的频率降低的第二部分。
18.根据权利要求17所述的装置，还包括: 计数器，被配置用于响应于所述脉冲逐步改变限定所述目标振荡器信号的频率的一组位元值。
19.根据权利要求17所述的装置，还包括: 计数器，被配置用于响应于所述多个脉冲中的一个脉冲逐步改变限定所述目标振荡器信号的频率的一组位元值。
20.根据权利要求17所述的装置，其中，所述相位频率检测器是四D相位频率检测器。
全文摘要
本发明涉及振荡器频率校准的方法和装置。在一个总的方面，该装置可包括相位频率检测器，所述相位频率检测器被配置用于产生目标振荡器信号的频率和参考振荡器信号的频率之间的相对差的多个指示。所述装置还可包括脉冲发生器，所述脉冲发生器被配置用于基于所述多个指示产生多个脉冲。所述多个脉冲可包括被配置用于触发目标振荡器信号的频率增加的第一部分，且所述多个脉冲包括被配置用于触发目标振荡器信号的频率降低的第二部分。
文档编号H03K5/22GK103178839SQ20121056407
公开日2013年6月26日 申请日期2012年12月21日 优先权日2011年12月21日
发明者肯纳斯·P·斯诺顿, 杰弗里·S·马丁 申请人:飞兆半导体公司