一种带频率抖动功能的振荡器电路的制作方法
【技术领域】
[0001]本实用新型涉及振荡器技术领域，尤其是一种带频率抖动功能的振荡器电路。
【背景技术】
[0002]振荡器是开关电源芯片内部的关键模块之一，其性能优劣直接影响开关电源输出的稳定性以及电磁兼容性(EMC)等关键性能，因此，设计一款性能优异的振荡器对开关电源芯片尤为重要。当今科技突飞猛进，对开关电源芯片的电磁兼容性要求越来越高。开关电源常见的控制模式为脉冲宽度调制(PWM)模式，随着开关频率的提高，该模式下产生的高频开关波形中含有大量高次谐波成分，严重影响芯片的抗辐射干扰能力。
【实用新型内容】
[0003]针对上述现有技术中存在的不足，本实用新型的目的在于提供一种结构简单、频率抖动效果好的带频率抖动功能的振荡器电路。
[0004]为了实现上述目的，本实用新型采用如下技术方案:
[0005]一种带频率抖动功能的振荡器电路，它包括用于产生分频信号的分频电路、频率抖动电路、用于产生PWM方波的PWM电路和用于时钟信号的时钟电路，其特征在于:所述时钟电路产生时钟信号并将该时钟信号输送至分频电路产生分频信号，所述分频电路产生的分频信号输送至频率抖动电路供其使用，所述频率抖动电路用于决定PWM电路产生方波信号的比较器阈值。
[0006]优选地，所述PWM电路包括第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第一放大器和第二放大器;
[0007]所述第三晶体管和第四晶体管的栅极连接有第一偏置电压，所述第五晶体管和第六晶体管的栅极连接有第二偏置电压，所述第三晶体管的源极连接有模拟电源并与第四晶体管的源极连接，所述第三晶体管的漏极与第五晶体管的源极连接，所述第四晶体管的漏极与第六晶体管的源极连接，所述第五晶体管的漏极与第七晶体管的漏极连接，所述第六晶体管的漏极与第八晶体管的漏极连接，所述第七晶体管的栅极与其漏极连接并分别与第八晶体管的栅极、第十晶体管的漏极和第九晶体管的栅极连接，所述第十晶体管的栅极与第i^一晶体管的漏极连接；
[0008]所述第十晶体管的栅极通过第三或非门连接有数字电源并输出信号，所述第十一晶体管的栅极连接有振荡器的使能端、漏极连接至第六晶体管和第八晶体管之间，所述第十一晶体管的漏极和源极之间并联有第一电容，所述第一放大器的同相输入端与第二放大器的反相输入端连接且它们之间连接至第六晶体管和第八晶体管之间，所述第一放大器的反相输入端连接有第一比较器阈值电压、信号输出端依次通过第一或非门和倒相放大器输出信号，所述第二放大器的同相输入端连接有第二比较器阈值电压、信号输出端连接有第二或非门，所述第一或非门和第二或非门连接。
[0009]优选地，所述频率抖动电路包括第十二晶体管、第十三晶体管和第十四晶体管，所述第十二晶体管、第十三晶体管和第十四晶体管的栅极分别接收不同的分频信号，所述第十二晶体管的源极连接有模拟电源，所述第十二晶体管、第十三晶体管和第十四晶体管的漏极和源极之间分别连接有第一电阻、第二电阻和第三电阻，所述第十二晶体管的漏极与第十三晶体管的源极连接并连接至第一电阻和第二电阻之间，第十三晶体管的漏极和第十四晶体管的源极连接并连接至第二电阻和第三电阻之间，所述第三电阻依次通过第四电阻、第五电阻和第六电阻接地，所述第四电阻和第五电阻之间连接有第一比较器阈值电压，所述第五电阻和第六电阻之间连接有第二比较器阈值电压。
[0010]由于采用了上述方案，本实用新型通过改变振荡器内部电路结构实现频率抖动功能，该电路结构简单有效，频率抖动效果明显，可以有效降低振荡器的高次谐波能量，降低芯片的电磁干扰，具有良好的工程实用性。
【附图说明】
[0011]图1是本实用新型实施例的电路结构图。
【具体实施方式】
[0012]以下结合附图对本实用新型的实施例进行详细说明，但是本实用新型可以由权利要求限定和覆盖的多种不同方式实施。
[0013]如图1所示，本实施例的一种带频率抖动功能的振荡器电路，它包括用于产生分频信号的分频电路1、频率抖动电路2、用于产生PWM方波的PWM电路3和用于时钟信号的时钟电路4 ;其中，时钟电路4产生时钟信号并将该时钟信号输送至分频电路I产生分频信号，分频电路I产生的分频信号输送至频率抖动电路2供其使用，频率抖动电路2用于决定PWM电路3产生方波信号的比较器阈值。
[0014]时钟电路4与PWM电路3的结构基本相同，区别在于时钟电路4产生的方波信号的占空比为50%，可作为分频电路I的时钟信号；分频电路I对时钟电路4产生时钟信号进行64、32、16分频，分频输出送入频率抖动电路2。
[0015]如图2所示，本实施例的PWM电路3包括第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第i^一晶体管Mll、第一放大器Vl和第二放大器V2 ；
[0016]第三晶体管M3和第四晶体管M4的栅极连接有第一偏置电压Vbiasi，第五晶体管M5和第六晶体管M6的栅极连接有第二偏置电压Vbias2，第三晶体管M3的源极连接有模拟电源VDD并与第四晶体管M4的源极连接，第三晶体管M3的漏极与第五晶体管M5的源极连接，第四晶体管M4的漏极与第六晶体管M6的源极连接，第五晶体管M5的漏极与第七晶体管M7的漏极连接，第六晶体管M6的漏极与第八晶体管M8的漏极连接，第七晶体管M7的栅极与其漏极连接并分别与第八晶体管M8的栅极、第十晶体管MlO的漏极和第九晶体管M9的栅极连接，第十晶体管MlO的栅极与第^^一晶体管Mll的漏极连接；
[0017]第十晶体管MlO的栅极通过第三或非门连接有数字电源VDG并输出信号，第^^一晶体管Mll的栅极连接有振荡器的使能端EN、漏极连接至第六晶体管M6和第八晶体管M8之间，第十一晶体管Mll的漏极和源极之间并联有第一电容Cl，第一放大器Vl的同相输入端与第二放大器V2的反相输入端连接且它们之间连接至第六晶体管M6和第八晶体管M8之间，第一放大器Vl的反相输入端连接有第一比较器阈值电压VH、信号输出端依次通过第一或非门和倒相放大器输出信号，第二放大