参考电压稳定化电路及具备该电路的集成电路的制作方法
【专利摘要】本发明提供一种参考电压稳定化电路及具备该电路的集成电路。针对干扰噪声、内部电路的自身噪声，稳定地保持参考电压。将通过第1以及第2信号线(L1、L2)的至少一方而提供的参考电压稳定化的参考电压稳定化电路(10)具备：前段电路(1)，其具有被连接在第1信号线(L1)与第2信号线(L2)之间的电容性通路(11)；和后段电路(2)，其具有电阻性通路(21)和电阻电路(22H、22L)。该电阻性通路(21)被连接在第1信号线(L1)与第2信号线(L2)之间，该电阻电路(22H、22L)在电容性通路(11)与电阻性通路(21)之间、被插入到第1以及第2信号线(L1、L2)中提供参考电压的信号线中。
【专利说明】参考电压稳定化电路及具备该电路的集成电路
【技术领域】
[0001 ] 本发明涉及一种使参考电压稳定化的电路，特别地，涉及一种适合AD (模数)转换器的参考电压稳定化电路。
【背景技术】
[0002]AD转换器被广泛利用在各种信号处理领域，其转换精度是重要的性能指标。一般来讲，AD转换器通过将输入信号与参考电压比较，来进行AD转换。因此，为了保持高的转换精度，高精度地保持参考电压在固定是非常重要的。虽然也取决于应用，但更多的是由于mV级(order)的噪声被重叠到参考电压而导致AD转换精度的恶化。因此，为了不会因干扰噪声、AD转换器本身发出的自身噪声等而导致参考电压浮动，使参考电压稳定化是非常重要的。
[0003]近年来，由于其功率效率较高，逐次比较型AD转换器受到关注。图10表示典型的逐次比较型AD转换器的结构。逐次比较型AD转换器100具备:电容DAC102，其由按二进制比率对电容值(图中的1C、4C、8C、…、512C)进行加权而成的电容阵列构成；比较器104，其对模拟输入电压IN与由电容DAC102生成的电压进行比较；锁存电路106，其保存比较结果JPDAC控制部108，其基于从锁存电路106输出的信号，对电容DAC102进行控制。在电容DAC102中，电容阵列的一端连接模拟输入电压IN，另一端根据从DAC控制部108输出的多位控制信号，分别独立连接参考电压VREFH、VREFL(其中，VREH1>VREFL)的任意一方。
[0004]逐次比较型AD转换器100的动作如下。首先，在控制信号的MSB (MostSignificant Bit，最高有效位)为1、其他位为O的状态下，由电容DAC102对模拟输入电压IN进行取样后，DAC控制部108在每一时钟，基于比较器104的比较结果，从MSB开始向下位位逐位地确定控制信号。此时，对从锁存电路106输出的信号进行串行并行转换所得的是取样后的模拟输入电压IN的AD转换结果。
[0005]如果在各时钟中比较器104执行动作的定时，对VREFH-VREFL重叠mV级的噪声，则会成为AD转换误差。此外，在比较器104的动作后，在电容阵列的另一端的连接状态变更的定时，VREFH、VREFL的电荷被消耗，但此为AD转换器的自身噪声。
[0006]以往，在集成电路的内外设置旁通电容器(by-pass condenser)(电容元件)，很好地除去重叠到参考电压的噪声。例如，如图11所示，由I / O PIN P1、P2接受从外部电源200提供的电压，通过信号线L1、L2，作为参考电压VREH1、VREFL提供给AD转换器100，在这样的结构中，在集成电路300的外部，I / O PIN P1、P2之间设置有外置旁通电容器(电容元件202)，在集成电路300的内部的信号线L1、L2之间设置有内置旁通电容器(电容元件203)。但是，由于集成电路300的封装件(package)的寄生电感204的影响，外置旁通电容器在从接近IOOMHz至IOOMHz以上的频率时效果变差，对信号线的低阻抗化不起作用。为了对此进行弥补，若内置旁通电容器变大，则由于与寄生电感204之间的共振现象，重叠到参考电压的噪声产生阻尼振荡(ringing)，且参考电压的浮动不容易变平稳。实际上，要得到10位左右的AD转换精度，则需要为了抑制AD转换器100的自身噪声而需要设置nF级的内置旁通电容器，而在集成电路内设置这么大的电容元件是不现实的。
[0007]此外，取代内部旁通电容器，可以在集成电路内设置缓冲、有源旁通(activebypass)电路(以下称为缓冲等)，来实现信号线的低阻抗化。例如，在图12所示的例子中，在集成电路300的内部设置有源旁通电路206(例如，参考专利文献I)。在这种情况下，缓冲等的响应速度，也就是说，缓冲等有多高速响应噪声并将其除去是重要的参数。由于响应速度有限，因此虽然缓冲等不能对超过其响应速度的瞬时间的噪声进行响应，但若经过一段时间，就能够将参考电压恢复到原始的值。
[0008]在流水线(pipe line)型AD转换器、逐次比较型AD转换器等时钟同步式的离散信号处理系统中，具有如果在AD转换的瞬间充分地对噪声进行抑制，则对AD转换精度不会产生影响的特征。因此，即使在某个AD转换中产生自身噪声，只要在下一个AD转换的瞬间之前，将参考电压稳定为正规的值就没有问题。因此，对于自身噪声，缓冲等能够成为有力的方案。但是，如果转换速度提高，即使具有大功率、大面积的缓冲等，在需要的时间内稳定噪声也变得困难。此外，集成电路的封装件的寄生电感使缓冲等的输出产生阻尼振荡，导致更加大幅度地延迟了稳定(settling)。进一步地，在干扰噪声的情况下，由于不知道是在哪个定时进入，因此需要在瞬时间将噪声抑制到容许标准以下。针对干扰噪声，需要借助些许能够瞬时间响应的电容元件的力量。
[0009]虽然存在将内置旁通电容器与缓冲等双方组合的方法，但在这种情况下，在干扰噪声的抑制与自身噪声的抑制之间存在权衡(trade-off)的问题。增大内置旁通电容器来减少干扰噪声，导致延迟缓冲等的响应，延迟自身噪声的稳定。毫无疑问，如果将nF级的电容元件集成在集成电路内，虽然通过该电容元件就能够抑制自身噪声，但如上所述，这是不现实的。另一方面，即使减小内置旁通电容器来提高缓冲等的响应，干扰噪声的抑制也会变弱。如果干扰噪声在刚刚AD转换的定时之前被输入，则不能使噪声稳定，产生AD转换误差。特别地，交错构成的AD转换器等中，在参考电压的信号线由多个AD转换器共有的情况下，某个AD转换器的自身噪声变为干扰噪声，串入另外的AD转换器中，成为更深刻的问题。
[0010]图13表示典型的交错构成的AD转换器(以下称为交错ADC)的结构。在该交错ADC中，信号线L1、L2分别连接4个AD转换器100，在各AD转换器100中，共用参考电压VREFH、VREFL0 VREFH、VREFL从外部电源200被输入到I / O PIN P1、P2。在具有内部电源的情况下，也存在附加了外置旁通电容器(电容元件202)的情况。此外，为了抑制噪声，该交错ADC搭载着内置旁通电容器(电容元件203)。若各AD转换器100的AD转换性能为10位50MHz，则该交错ADC的AD转换性能相当于10位200MHz。
[0011]这里，如果将图13的交错ADC与相同性能的流水线型AD转换器(以下称为流水线ADC)进行比较，则交错ADC与流水线ADC相比，能够以远少于流水线ADC的功率和面积进行设计。另一方面，即使是相同的转换速度、转换精度，交错ADC的参考电压所要求的精度更高，在流水线ADC中使用的参考电压电路已经不能专门应用于交错ADC。理由如下。在流水线ADC中，使参考电压浮动的自身噪声的频率为200HMz。另一方面，在交错ADC中，虽然各AD转换器100以50MHz进行取样动作，但由于是在每I时钟对每I位进行逐次比较的结构，因此其内部时钟接近1GHz。因此，如果自身噪声被重叠到参考电压，则需要在Ins以内的短时间将参考电压稳定恢复到原来的值。并且，在交错ADC中，某个AD转换器100的自身噪声对于别的AD转换器100来说就变为干扰噪声。由于某个AD转换器100的自身噪声直接使参考电压浮动，因此其大小与别的AD转换器100的自身噪声同等大，并且，其在与别的AD转换器100的自身噪声不同的定时被输入。为了通过缓冲等使其稳定，如果不能在比AD转换器100为I个时的自身噪声短很多的例如数百ps这样的不现实的时间内，使噪声稳定，则噪声在下一个AD转换的定时重叠，会成为AD转换误差的原因。
[0012]在先技术文献
[0013]专利文献
[0014]专利文献1:美国专利第5049764号说明书
[0015]发明要解决的课题
[0016]不仅限于AD转换器，在各种信号处理电路都需要提供稳定的参考电压。特别地，在逐次比较型AD转换器，特别是在交错构成的AD转换器、或者并列的AD转换器中，需要非常稳定的参考电压。但是，在利用以往那样的电容元件或者缓冲等实现的参考电压的稳定化中，不能担保高速、高精度的AD转换，此外，如果对其进行组合，就会产生干扰噪声的抑制与自身噪声的抑制之间的权衡的问题。
【发明内容】
[0017]因此，本发明的课题在于，提供一种对于干扰噪声、内部电路的自身噪声，能够稳定地保持参考电压的参考电压稳定化电路。
[0018]解决课题的手段
[0019]根据本发明的一个形式，对通过第I以及第2信号线的至少一方而提供的参考电压进行稳定化的参考电压稳定化电路具备:前段电路，其具有被连接在所述第I信号线与所述第2信号线之间的电容性通路；和后段电路，其具有电阻性通路和电阻电路。该电阻性通路被连接在所述第I信号线与所述第2信号线之间，该电阻电路在所述电容性通路与所述电阻性通路之间、被插入到所述第I以及第2信号线中提供所述参考电压的信号线中。
[0020]或者，根据本发明的另一个形式，对通过第I以及第2信号线的至少一方而提供的参考电压进行稳定化的参考电压稳定化电路具备:前段电路，其具有被连接在所述第I信号线与所述第2信号线之间的电容性通路；和后段电路。该后段电路具有:晶体管，该晶体管被插入到所述第I以及第2信号线中提供所述参考电压的信号线中，向栅极施加偏压电压；偏压生成电路，该偏压生成电路生成所述偏压电压；和电容元件，该电容元件被连接在所述晶体管的栅极与所述第I以及第2信号线中未插入该晶体管一方的信号线之间。
[0021]根据这些结构，通过插入到提供参考电压的信号线中的电阻电路，或者利用晶体管将该信号线分离为I / O侧和内部电路侧，从而前段电路和后段电路互不干涉，前段电路抑制干扰噪声，后段电路抑制内部电路的自身噪声，从而能够使参考电压稳定化。
[0022]发明效果
[0023]根据本发明，能够解决干扰噪声的抑制与自身噪声的抑制之间的权衡的问题，同时对干扰噪声以及自身噪声两者进行抑制，稳定地保持参考电压。
【专利附图】
【附图说明】
[0024]图1是具备与本发明的一个实施方式有关的参考电压稳定化电路的集成电路的结构图。[0025]图2是表示后段电路中的电阻电路的结构例的图。
[0026]图3是表示在I个前段电路连接多个后段电路而成的参考电压稳定化电路的图。
[0027]图4是表示前段电路的变形例的图。
[0028]图5是表不后段电路的变形例的图。
[0029]图6是表示后段电路的另一个变形例的图。
[0030]图7是表示后段电路的又另一个变形例的图。
[0031]图8是增加了生成参考电压的调节器的集成电路的结构图。
[0032]图9是增加了对AD转换器的输出进行校正的校正部的集成电路的结构图。
[0033]图10是典型的逐次比较型AD转换器的结构图。
[0034]图11是表示利用旁通电容器进行参考电压稳定化的结构例的图。
[0035]图12是表示利用有源旁通电路进行参考电压稳定化的结构例的图。
[0036]图13是典型的交错结构的AD转换器的结构图。
[0037]符号说明:
[0038]10 参考电压稳定化电路
[0039]I 前段电路
[0040]11 电容性通路
[0041]111电容元件
[0042]112电阻元件
[0043]12H电阻元件
[0044]12L电阻元件
[0045]2 后段电路
[0046]21 电阻性通路
[0047]211晶体管
[0048]212 电阻元件
[0049]22H 电阻电路
[0050]22L 电阻电路
[0051]221电阻元件
[0052]222 晶体管
[0053]223 晶体管
[0054]23 偏压生成电路
[0055]24 电容元件
[0056]25H晶体管
[0057]25L晶体管
[0058]26H偏压生成电路
[0059]26L偏压生成电路
[0060]27H电容元件
[0061]27L 电容元件
[0062]30 调节器
[0063]101输入切换部[0064]109增益误差校正部
[0065]100AD 转换器
[0066]300集成电路
[0067]LI信号线(第I信号线)
[0068]L2信号线(第2信号线)
[0069]PlI/O PIN
[0070]P2I/O PIN
【具体实施方式】
[0071]下面，参照附图，对本发明的实施方式进行详细说明。另外，对图中相同或者相应部分，赋予相同的符号，不反复进行说明。
[0072]图1表示具备与本发明的一个实施方式有关的参考电压稳定化电路的集成电路的结构。参考电压稳定化电路10对例如从外部电源200输入到I / O PIN P1、P2，通过信号线L1、L2，向AD转换器100提供的参考电压VREH1、VREFL(其中，VREFH>VREFL)进行稳定化。AD转换器100例如是图10所示的逐次比较型AD转换器。参考电压稳定化电路10以及AD转换器100都被安装在集成电路300。但是，优选参考电压稳定化电路10在集成电路300中最接近I / 0，也就是说，配置在I / O PIN Pl、P2的最近处，从而向AD转换器100的其他未图示的内部电路提供稳定的VREra、VREFL。
[0073]参考电压稳定化 电路10具备前段电路I以及后段电路2。前段电路I被连接在信号线L1、L2之间，具备由电容元件111构成的电容性通路11。
[0074]后段电路2被连接在信号线L1、L2之间，具备:电阻性通路21，其由向栅极施加偏压(bias)电压的晶体管211构成；电阻电路22H，其在电容性通路11与电阻性通路21之间，被插入到信号线LI ;以及电阻电路22L，其在电容性通路11与电阻性通路21之间，被插入到信号线L2。后段电路2还具备:偏压生成电路23，其生成偏压电压；以及电容元件24，其被连接在晶体管211的漏极与栅极之间。偏压生成电路23可以由电阻元件231与连接二极管的晶体管232串联连接来构成，根据电阻性通路21的两端电压，生成偏压电压。
[0075]如图2(a)所示，电阻电路22H、22L均可以由电阻元件221构成。也可以使信号线L1、L2足够长，从而将电阻元件221作为导线电阻来实现。或者，如图2(b)所示，电阻电路22It、22L也可以由向栅极施加偏压电压的晶体管222、223构成。也就是说，电阻电路22H、22L也可以由MOS电阻构成。
[0076]另外，若电阻电路22H、22L的电阻值过大，则IR压降(IR drop)变大，VREFH-VREFL变小。相反地，若电阻电路22H、22L的电阻值过小，则难以得到后述的前段电路I与后段电路2的分离效果。因此，电阻电路22H、22L无论是任何结构，其电阻值最好在10 Ω到100 Ω的范围内，最好为数十Ω左右。
[0077]接下来，对参考电压稳定化电路10的动作、作用进行说明。电阻电路22H、22L是被插入到信号线L1、L2的阻抗，通过该阻抗，信号线L1、L2被分离为I / O侧和内部电路侧。在I / O侧配置前段电路1，在内部电路侧配置后段电路2。前段电路I中的电容性通路11作为将信号线L1、L2低阻抗化的内置旁通电容器而起作用。另一方面，后段电路2的动作如下。固定的偏压电压以高阻抗被提供给晶体管211的栅极，在晶体管211的漏极-源极之间流过固定的电流。例如，若VREra因噪声而瞬间变高，则噪声通过电容元件24瞬时间被传播到晶体管211的栅极，因晶体管211的漏极-源极间电流的增加，使内部电路侧的信号线L1、L2之间的电压差、即VREFH — VREFL开始变小。相反地，若VREFH瞬间下降，则因晶体管211的漏极-源极间电流的瞬间减小，使VREFH-VREFL变大。此外，在VREFL下降的情况下，通过电容元件24的作用，由于晶体管211的栅极电压基本不动，因此晶体管211的栅极-源极间电压直接增大，使VREFL的变动向恢复原始的方向执行动作。这样，即使噪声被重叠在内部电路侧的信号线L1、L2，后段电路2也会作为在短时间将这些信号线间的电压差、即VREFH-VREFL恢复原始的宽带稳定化电路而起作用。
[0078]通过在I / O PIN P1、P2之间连接外置旁通电容器(电容元件202)，虽然能够将信号线L1、L2低阻抗化，但由于集成电路300的封装件的寄生电感204的影响，如上所述，外置旁通电容器的效果减弱。但是，从I / O侧混入的干扰噪声被前段电路I中的电容性通路11吸收，不被传到内部电路侧。此外，由于在内部电路侧连接有后段电路2，因此内部电路侧的信号线L1、L2的寄生电容被抑制在极小。通过在信号线L1、L2插入电阻电路22H、22L，从而在内部电路侧不混入干扰噪声，只存在AD转换器100的自身噪声。因此，即使在某个AD转换时产生AD转换器100的自身噪声，后段电路2也能够在下一个AD转换之前，通过将VREH1、VREFL稳定恢复到原始的值，从而保持AD转换精度高。
[0079]以往，由于权衡的问题，需要通过内部旁通电容器或者缓冲等任意一个手段，对干扰噪声与自身噪声两者进行抑制，而与本实施方式有关的参考电压稳定化电路10对干扰噪声与自身噪声分别通过各自适合的手段进行抑制。也就是说，通过配置在I / O侧的前段电路I对需要在瞬时间抑制的干扰噪声进行抑制。另一方面，虽然自身噪声的大小较大难以只利用电容元件进行抑制，但需要充裕的时间才能抑制的该自身噪声可以通过配置在内部电路侧的后段电路2抑制。对于后段电路2来讲，前段电路I中的电容性通路11导致延迟了响应速度，但通过利用电阻电路22H、22L将信号线L1、L2分离为I / O侧与内部电路侧，能够充分地抑制其影响。
[0080]如上所述，根据本实施方式，即使集成电路300的封装件的寄生电感204大，也能够稳定地保持提供给AD转换器100的参考电压VREH1、VREFL，能够保持AD转换精度高。与本实施方式有关的参考电压稳定化电路10，能够作为在现有结构中实现困难的闻速、闻精度的AD转换器的参考电压的稳定化电路使用。
[0081]此外，在本实施方式中，由于通过电阻电路22H、22L，使AD转换器100与寄生电感204分离，因此具有即使寄生电感204大，也能稳定地保持参考电压VREH1、VREFL，不易受共振影响的效果。因此，具有能够使用寄生电感204大的廉价的封装件的优点。
[0082]参考电压稳定化电路10也可以只将VREFH、VREFL的任意一方稳定化。例如，在将信号线L2作为提供接地电位的接地导线使用的情况下，可以只将VREHl稳定化。这种情况下，不需要在信号线L2插入电阻电路22L。此外，例如，在将信号线LI作为提供电源电压的电源导线使用的情况下，可以只将VREFL稳定化。这种情况下，不需要在信号线LI插入电阻电路22H。
[0083]虽然也存在通过AD转换器100将电源电压以及接地电位作为参考电压使用的情况，但在这种情况下，最好也设置提供与电源导线以及接地导线不同的参考电压的信号线L1、L2，将通过参考电压稳定化电路10稳定化了的参考电压向AD转换器100提供。这种情况下，可以将I / O PIN Pl设为电源电压的输入端子，在集成电路300的内部将电源导线与信号线LI分离，并且将I / O PIN P2设为接地电位的输入端子，在集成电路300的内部将接地导线与信号线L2分离。
[0084]也可以按照I个前段电路I连接多个后段电路2的方式，对参考电压稳定化电路10进行变形。图3表不与变形例有关的参考电压稳定化电路10的结构。在该变形例中，I个前段电路I连接4个后段电路2。各后段电路2对各AD转换器100提供稳定的VREH1、VREFL。4个AD转换器100可以是交错动作的AD转换器、以共同的动作时钟对共同的输入信号进行AD转换的并列方式的AD转换器、仅共有参考电压的相互独立的AD转换器的任意一种。
[0085]如上所述，在多个AD转换器100共有信号线L1、L2的情况下，某个AD转换器100的自身噪声会成为对于另一个AD转换器100的干扰噪声。也就是说，某个AD转换器100的自身噪声以与另一个AD转换器100的自身噪声相匹敌的大小、且在与该另一个AD转换器100的自身噪声不同的定时产生。在图3的参考电压稳定化电路10中，某个AD转换器100的自身噪声首先通过与其连接的后段电路2而被衰减。但是，就在刚刚产生噪声之后，由于来不及进行后段电路2的响应，因此没有通过后段电路2衰减完的噪声在I / O侧漏出。但是，通过由后段电路2中的电阻电路22H、22L以及前段电路I中的电容性通路11构成的低通滤波器(low-pass filter),要在I / O侧漏出的噪声被大幅度地衰减。其结果，在I / O侧基本不漏出AD转换器100的自身噪声。进一步地，在该衰减的噪声向另一个AD转换器100传送时，通过各后段电路2中的电阻电路22H、22L被进一步衰减。因此，即使在某个AD转换器100产生出自身噪声，也能够稳定地保持向该AD转换器以外的AD转换器100提供的参考电压VREra、VREFL,能够保持AD转换精度高。
[0086]如上所述，在多个AD转换器对参考电压的信号线进行共有的结构中，能够不对由于各AD转换器的自身噪声而对另一个AD转换器提供的参考电压产生影响。由此，能够很大程度地减小参考电压输入用的I / O PIN、外置元件的数量。由于逐次比较型AD转换器的核心面积比该I / O区域小，因此I / O区域的面积削减的效果在核心面积削减的效果之上。
[0087]<前段电路I的变形例>
[0088]如图1的例子所示，在电容性通路11仅由电容元件111构成的情况下，由于在电容元件111与寄生电感204之间产生共振现象，因此如图4(a)所示，电容性通路11也可以由串联连接的电容元件111以及电阻元件112构成。或者,如图4(b)所示,在电容性通路11与I / O PIN P1、P2之间，在信号线L1、L2分别插入电阻元件12H、12L。另外，在将信号线L2作为接地导线使用的情况下，不需要电阻元件12L，在将信号线LI作为电源导线使用的情况下，不需要电阻元件12H。另外，虽然图4(b)的前段电路I比图4(a)的前段电路I对共振现象的抑制效果大，但由于在信号线L1、L2插入电阻元件12H、12L，因此IR压降变大。
[0089]<后段电路2的变形例>
[0090]从后段电路2省略偏压生成电路23以及电容元件24后，如图5所示，也可以通过电阻元件212构成电阻性通路21。由于电阻元件212中流过与VREFH — VREFL成正比的电流，因此，若VREFH变高，则电阻性通路21起降低VREFH的作用，若VREFH变低，则电阻性通路21起提高VREFH的作用。但是，如果考虑电流效率，则最好如图1所示，由晶体管211构成电阻性通路21。若晶体管211的跨导(transconductante)为gm,则图1的电阻性通路21与电阻元件212的电阻值为I / gm时的图5的电阻性通路21等价，但由晶体管211构成电阻性通路21的情况下所需要的电流从I / 10变为I / 20，电流效率非常高。
[0091]此外,如果使用源极跟随(source follower)电路,则能够由一个电路实现将信号线L1、L2分离为I / O侧与内部电路侧的功能，和通过宽带对AD转换器100的自身噪声进行抑制的功能。例如，在图6(a)所示的后段电路2中，晶体管25H取代电阻电路22H，作为源极跟随电路，被插入到信号线LI中。也就是说，信号线LI被晶体管25H分离为I / O侧与内部电路侧。偏压生成电路26H生成的偏压电压以高阻抗被施加在晶体管25H的栅极，在晶体管25H的栅极与信号线L2之间连接有电容元件27L。此外，在晶体管25H的源极与信号线L2之间连接有电阻元件28。电阻元件28中流动的电流为晶体管25H的偏压电流。
[0092]在图6(b)所示的后段电路2中，晶体管25L取代电阻电路22L，作为源极跟随电路，被插入到信号线L2中。也就是说，信号线L2被晶体管25L分离为I / O侧与内部电路侦U。偏压生成电路26L生成的偏压电压以高阻抗被施加在晶体管25L的栅极，在晶体管25L的栅极与信号线LI之间连接有电容元件27H。此外，在晶体管25L的源极与信号线LI之间连接有电阻元件28。电阻元件28中流动的电流为晶体管25L的偏压电流。
[0093]图6(c)所示的后段电路2对上述的两个源极跟随电路进行组合，晶体管25H、25L分别取代电阻电路22H、22L，而被插入到信号线L1、L2中。
[0094]以图6(a)的结构为例，对与这些变形例有关的后段电路2的动作进行说明。在没有噪声的状态下，晶体管25H的栅极-源极间电压被保持在固定，VREFH在从晶体管25H的栅极电压仅下降该栅极-源极间电压的时候出现稳定化。例如，若VREFH基于AD转换器100的自身噪声而降低，则晶体管25H的栅极-源极间电压变大，电流通过晶体管25H流入内部电路侧，VREFH恢复到原始的高值。相反地，若VREHl提高，则晶体管25H的栅极-源极间电压变小，VREFH恢复到原始的低值。此外，若VREFL提高，则通过电容元件27L，晶体管25H的栅极电压提高，晶体管25H的栅极-源极间电压变大，VREFH也提高。因此，信号线L1、L2之间的电压差复原。相反地，在VREFL降低的情况下，通过与上述相反的动作，信号线L1、L2之间的电压差还是会复原。这样，图6(a)所示的后段电路2作为宽带宽的稳定化电路而起作用，即使噪声被重叠到信号线L1、L2，该宽带稳定化电路也能在短时间将信号线L1、L2之间的电压差复原。对于图6(b)(c)所示的后段电路2也是一样的。
[0095]另外，如果从晶体管25H、25L能够得到大小对于内部电路侧足够大的输出电流，则也可以省略电阻元件28。
[0096]此外，在与图6的各变形例有关的后段电路2中，存在VREHl与VREFL之间的电压差降低晶体管25H、25L的漏极-源极间电压的量的问题，但通过预先提高输入到I / O PINPl的电压，就能够解决该问题。因此，在图1或者图5的后段电路2的情况下，能够向AD转换器100提供大振幅的参考电压，对S/N特性也有利。相反地，与图6的各变形例有关的后段电路2具有即使不改变输入到I / O PIN P1、P2中的外部电压，而通过适当地改变晶体管25H、25L的栅极电压，也能够改变VREFtt、VREFL的优点。
[0097]在与图6的各变形例有关的后段电路2中，也可以增加图1所示的后段电路2中的由电阻性通路21、偏压生成电路23以及电容元件24组成的电路部分。图7表示在图6(a)的后段电路2中增加了该电路部分的例子。通过增加该电路部分，能够使与图6的各变形例有关的后段电路2的宽带化特性更加高效。
[0098]<对PVT偏差的对策>
[0099]通过在信号线L1、L2插入了电阻电路22H、22L，从而产生IR压降。IR压降基于所谓的PVT偏差，例如温度、电压、集成电路的工序变动而变动，这使AD转换精度恶化。因此，为了吸收PVT偏离，最好采取下面的手段。
[0100]例如，如图8所示，在集成电路300设置生成VREra的调节器30。也就是说，在I /O PIN Pl不连接外部电压，而连接调节器30的输出电压。调节器30可以由例如晶体管31和误差放大器32构成。该晶体管31的源极连接I / O PIN P3，漏极连接I / O PIN Pl,该误差放大器32将信号线L1、L2之间的电压差与规定电压VREF之间的误差，输出到晶体管31的栅极。I / O PIN P3被输入例如集成电路300的电源电压。VREF由集成电路300中的未图示的参考电压源提供。
[0101]根据该结构，通过调节器30施加反馈(feedback)控制以使得VREFH-VREFL成为规定电压VREF。外置旁通电容器(电容元件202)兼任调节器30的相位校正。根据图8的结构，IR压降的PVT偏差被吸收，能够向AD转换器100提供始终稳定的VREH1、VREFL。
[0102]另外，若VREFL为接地电位，则调节器30可以只反馈VREHL并且，在PVT偏差小的情况下，调节器30也可以反馈I / O PIN Pl的电压来取代VREHL这种情况下，由于直接反馈调节器30的输出，因此调节器30的控制循环单纯化，成为更稳定的电路。
[0103]此外，准备多个动作模式，通过根据各动作模式来切换VREF的大小，从而能够进行AD转换器100的范围(range)调整。
[0104]另一方面，若由于PVT偏差导致VREH1、VREFL变动，则AD转换器100的AD转换增益也变动。因此，例如，如图9所示，在集成电路300中设置输入切换部101和增益误差校正部109，从而在AD转换后的数字区域中对PVT偏差进行吸收。该输入切换部101对AD转换器100的输入进行切换，该增益误差校正部109针对AD转换器100的数字输出，对AD转换增益误差进行校正。具体来讲，输入切换部101在通常动作时将模拟输入电压IN输入到AD转换器100，在校准(calibration)时将2种VCAL参考电压(Vcall以及Vcal2)输入到AD转换器100。增益误差校正部109根据针对Vcall、Vcal2的AD转换码从Doutl、Dout2，按照下面的式子，计算出AD转换增益ADG。
[0105]ADG = (Dout2_Doutl) / (Vcal2_Vcall)
[0106]然后，增益误差校正部109在IN被输入AD转换器100的通常动作时，在数字区域，对于从AD转换器100输出的数字信号OUT乘以与ADG相应的校正增益系数，以使得AD转换增益变为目的值。由此，IR压降的PVT偏差被吸收，能够向AD转换器100提供始终稳定的 VREFH、VREFL。
[0107]另外，通过在图9的结构中增加图8的调节器30，能够提供更加稳定的VREH1、VREFL0
[0108]在上述说明中，为了方便，设AD转换器100为逐次比较型AD转换器，但不限定于此。AD转换器100也可以是流水线型AD转换器、快速(flash)型AD转换器、Λ Σ AD转换器等根据时钟信号而离散地执行动作的其他类型的AD转换。此外，接收VREH1、VREFL的内部电路不限于AD转换器100，只要是对参考电压进行参考来执行动作的电路就可以。[0109]产业上的可利用性
[0110]由于与本发明有关的参考电压稳定化电路能够同时对干扰噪声以及内部电路的自身噪声两者进行抑制，来将参考电压稳定化，因此能够适用于多个内部电路被集成了的SoC,对于AD转换器，特别地，对于要求高精度的参考电压的逐次比较型AD转换器，以及将其交错化、并列化了的AD转换器是有用的。此外，由于不易受到集成电路的封装件的寄生电感的影响，因此能够利用于廉价的封装件的产品。此外，由于能够由多个AD转换器共用参考电压的I / 0，因此能够利用于搭载多个AD转换器的产品。
【权利要求】
1.一种参考电压稳定化电路，其将通过第I信号线以及第2信号线的至少一方而提供的参考电压稳定化，所述参考电压稳定化电路具备: 前段电路，其具有被连接在所述第I信号线与所述第2信号线之间的电容性通路；和 后段电路，其具有电阻性通路和电阻电路， 该电阻性通路被连接在所述第I信号线与所述第2信号线之间， 该电阻电路在所述电容性通路与所述电阻性通路之间、被插入到所述第I信号线以及第2信号线中提供所述参考电压的信号线中。
2.—种参考电压稳定化电路，其将通过第I信号线以及第2信号线的至少一方而提供的参考电压稳定化，所述参考电压稳定化电路具备: 前段电路，其具有被连接在所述第I信号线与所述第2信号线之间的电容性通路；和 后段电路，其具有晶体管、偏压生成电路和电容元件， 该晶体管被插入到所述第I信号线以及第2信号线中提供所述参考电压的信号线中，向栅极施加偏压电压， 该偏压生成电路生成所述偏压电压， 该电容元件被连接在所述晶体管的栅极与所述第I信号线以及第2信号线中未插入该晶体管的一方的信号线之间。
3.根据权利要求2所述的参考电压稳定化电路，其特征在于， 所述后段电路具有电阻性通路，该电阻性通路被连接在所述晶体管的源极与所述第I信号线以及第2信号线 中未插入该晶体管的一方的信号线之间。
4.根据权利要求2所述的参考电压稳定化电路，其特征在于， 所述后段电路具有电阻电路，该电阻电路在所述电容性通路与所述电容元件之间、被插入到所述第I信号线以及第2信号线中未插入所述晶体管的一方的信号线中。
5.根据权利要求1或2所述的参考电压稳定化电路，其特征在于， 所述电容性通路由电容元件构成。
6.根据权利要求5所述的参考电压稳定化电路，其特征在于， 所述前段电路具有电阻元件，该电阻元件在所述电容性通路与所述第I信号线以及第2信号线中提供所述参考电压的信号线的I / O PIN之间，被插入到该信号线中。
7.根据权利要求1或2所述的参考电压稳定化电路，其特征在于， 所述电容性通路由串联连接的电容元件以及电阻元件构成。
8.根据权利要求1至3中任意一项所述的参考电压稳定化电路，其特征在于， 所述电阻性通路由向栅极施加偏压电压的晶体管构成， 所述后段电路具有:根据所述电阻性通路的两端电压来生成所述偏压电压的偏压生成电路，以及被连接在构成所述电阻性通路的所述晶体管的漏极与栅极之间的电容元件。
9.根据权利要求1至3中任意一项所述的参考电压稳定化电路，其特征在于， 所述电阻性通路由电阻元件构成。
10.根据权利要求1至4中任意一项所述的参考电压稳定化电路，其特征在于， 所述电阻电路由电阻元件构成。
11.根据权利要求1至4中任意一项所述的参考电压稳定化电路，其特征在于， 所述电阻电路由向栅极施加偏压电压的晶体管构成。
12.根据权利要求1至11中任意一项所述的参考电压稳定化电路，其特征在于， 多个所述后段电路与I个所述前段电路连接。
13.一种集成电路，具备: 权利要求1至12的任意一项所述的参考电压稳定化电路；和AD转换器，该AD转换器参考通过所述参考电压稳定化电路而被稳定化了的参考电压，来将被输入的模拟信号转换为数字信号。
14.根据权利要求13所述的集成电路，其特征在于， 具备生成所述参考电压的调节器， 所述调节器根据所述第I信号线以及第2信号线的电压差与规定电压的误差，对所述参考电压进行反馈控制。
15.根据权利要求13或14所述的集成电路，其特征在于， 所述集成电路具备: 输入切换部，其对所述AD转换器的输入进行切换；和 增益误差校正部，其针对从所述AD转换器输出的数字信号，对所述AD转换器的AD转换增益误差进行校正。
【文档编号】H03M1/08GK103548262SQ201280023242
【公开日】2014年1月29日 申请日期:2012年2月29日 优先权日:2011年5月16日
【发明者】森江隆史, 崎山史朗, 柳泽直志, 尾关俊明, 三木拓司 申请人:松下电器产业株式会社