电平移位器、采用电平移位器的振荡器电路和方法与流程

本发明涉及电平移位器，以及涉及包括作为读出电路的电平移位器的振荡器。

背景技术：
振荡器，如环形振荡器，通常用在锁相环(PLL)，锁相环广泛地用于时钟和数据恢复和频率倍增。PLL的抖动性能是关键的。在诸如电信和数据转换时钟控制的许多应用中，抖动要求变得越来越严格，以满足对多个标准中的更窄的信道间距、更低的失真和更高的比特率的需求。其它重要的要求是低电流消耗，特别是对于便携式应用，以及小的芯片面积而言。低抖动的必要条件是振荡器相位噪声必须低。对于集成式振荡器(即，不具有外部元件的那些振荡器)，优选类型是环形振荡器，其由形成环的奇数个反相器构成。由电流源将电流供给至该环中的反相器以控制振荡器频率。目前典型地采用的亚微米CMOS工艺具有范围从1.8V低至1V或更低的数字电源电压。环形振荡器中的反相器的输出端处的电压在0V和取决于反相器晶体管尺寸和工作频率的值之间摆动。典型地，该电压约为一个阈值电压，其比电源电压低很多。剩余部分(即，电源电压减去阈值电压)作为向反相器供电的电流源的余量是必要的。然而，要求来自振荡器的输出信号的幅值等于数字电源电压。读出电路实现放大振荡器输出信号的功能。简单的读出技术采用AC耦合至环形振荡器的一系列反相器来放大环形振荡器的反相器中的一个的输出。第一反相器的输入端和输出端之间的反馈电阻器限定输入直流电平。替代地，可以采用DC耦合电路放大振荡器信号。AC耦合式和DC耦合式读出电路具有几个缺点。例如，AC耦合电路，环形振荡器的反相器的输出端处的信号是具有倾斜边沿的模拟信号，并且因此易受诸如衬底回弹之类的外部噪声源的影响。该信号还包括来自振荡器和电流源元件的1/f噪声和热噪声。AC耦合式读出电路事实上是具有非常高的带宽的放大器，因此存在于环形振荡器输出端处的所有噪声将以抖动形式未被过滤地传播至输出信号。两种读出电路都不对称地负载振荡器。这对抖动性能具有不利影响。

技术实现要素：
根据本发明，提供了如在独立权利要求中限定的装置和方法。在第一方面，本发明提供了一种用于一组至少三个相移信号的电平移位器，该电平移位器包括具有设置成环的奇数多个反相器的环形振荡器结构，每个反相器的输出端连接至该环中的下一个反相器的输入端，其中该电平移位器还包括控制电路，该控制电路包括用于接收该组至少三个相移信号中的每一个的相同输入端且适于将环形振荡器结构的开关频率切换至该组至少三个相移信号的振荡频率。在每个电平移位器输入端处看到的阻抗相同，因为每个输入端是相同的。因此，本发明提供了一种电平移位器，其可以提供环形振荡器或产生该系列相移信号的其它电路的对称负载。一组相移信号是指这样一组信号，其中每个信号只是该组信号中的其它信号的相移形式。例如，在环形振荡器中，该环中的连续信号的相位将偏移180°加上取决于通过反相器的延迟的相移的量。环形振荡器结构中的反相器的输出通常能够在比该组至少三个相位相关信号更大的电压范围内切换。这可以通过向每个反相器的电源端提供比该组至少三个相位相关信号的幅值大的电源电压而实现。控制电路优选地包括连接在每个反相器的电源端和电源轨之间的相应的开关装置，每个开关装置由该组相移信号中对应的一个控制。每个开关装置通常连接在低压电源轨和对应的反相器的低压端之间，其中每个反相器的正电源端连接至高压电源轨。因此，开关装置例如为拉低装置。负电源轨和正电源轨通常连接至其中集成该电平移位器的集成电路的负和正电源端。在优选实施例中，每个开关装置是相同的。这是一种确保每个电平移位器输入端的阻抗相同的简便方法，使得振荡器或连接至电平移位器的其它电路的每个输出端是对称地负载。替代地，电阻性衬垫可以用来将每个电平移位器输入端调整为具有相同的阻抗。每个开关装置可以为晶体管。例如，晶体管可以为MOSFET。电平移位器还可以包括附加反相器，该附加反相器的输入端连接至设置成环的反相器中的一个的输出端，并且该附加反相器的输出端连接至电平移位器的输出端。这在电平移位器输出端之前提供了另一个缓存器。在替代实施例中，设置成环的反相器中的任一个的输出可以形成电平移位器的输出端。电平移位器还可以包括连接至来自电平移位器的输出的分频器。分频器通常将来自电平移位器的输出进行二分频。触发器通常用来实现分频器。根据本发明的第二方面，提供了一种振荡器装置，该振荡器装置包括：环形振荡器，该环形振荡器由设置成环的奇数多个反相器形成，每个反相器的输出端连接至该环中的下一个反相器的输入端；和读出电路，该读出电路包括根据本发明的第一方面的电平移位器，其中环形振荡器中的每个反相器的输出端包括相移信号中的对应的一个并连接至控制电路的对应输入端。环形振荡器可以包括位于高压轨和环形振荡器的每个反相器的高压端之间的电流源。电平移位器因此使得将被提供的输出不需要由环形振荡器要求的大的余量。本发明的第三方面提供一种对一组相移信号进行电平移位的方法，包括：提供具有设置成环的奇数多个反相器的环形振荡器结构，每个反相器的输出端连接至该环中的下一个反相器的输入端；接收该组至少三个相移信号中的每一个；以及将环形振荡器结构的开关频率限制为该组至少三个相移信号的振荡 频率。该方法本质上采用相位信号(如来自环形振荡器的信号)限制具有环形振荡器形式的电平移位器的频率循环。环形振荡器结构是电压偏压的而不是电流驱动的，使得全部电压余量在环形振荡器结构的输出端处可用。在另一个方面中，提供了一种从环形振荡器提供输出的方法，该环形振荡器通常包括设置成环的奇数多个反相器，每个反相器的输出端连接至该环中的下一个反相器的输入端，其中该方法包括：通过下述方式执行第三方面的电平移位方法：将环形振荡器中的每个反相器的输出作为所述相移信号中的对应的一个提供至控制电路的对应输入端，该控制电路适于将环形振荡器结构的开关频率限制为该组至少三个相移信号的振荡频率。该方法还可以包括通过调整至环形振荡器的供给电流控制环形振荡器的振荡频率。附图说明将参照附图详细描述本发明的实例，其中：图1示出根据本发明的连接至环形振荡器的电平移位器；图2示出图1的电路的不同节点处的波形；以及图3和4示出用于电平移位器的振荡器的替代形式。具体实施方式本发明提供用于一组至少三个相移信号的电平移位器。电平移位器形成为反相器的环。每个反相器的电源端经由对应的开关装置连接至电源轨，每个开关装置由三个相移信号中对应的一个控制。这意味着电平移位器不是自由振荡，代替的是，在环绕经过该环的信号的定时由相移信号控制。每个相移信号连接至电平移位器的开关装置，以便由相位相关信号中的每一个″看到″相同的电平移位器阻抗。在图1中，环形振荡器由三个反相器1，2，3形成。每个反相器以通常方式由P沟道和N沟道MOSFET形成，P沟道和N沟道MOSFET 在正和负电源轨之间连接在一起。因此，反相器1由P沟道MOSFET4a形成，P沟道MOSFET4a的源极连接至N沟道MOSFET4b的漏极，N沟道MOSFET4b的源极连接至负电源轨，在该情况中负电源轨为0V。MOSFET4a，4b的栅极连接在一起并用作反相器的输入端，输出端取为MOSFET4a的源极和MOSFET4b的漏极之间的结合点。反相器2，3在结构上与反相器1相同。反相器1的输出端连接至反相器2的输入端，反相器2的输出端连接至反相器3的输入端。反相器3的输出端连接至反相器1的输入端。电流源5将功率供给至环形振荡器中的反相器1，2，3。电流的大小可以变化以调节振荡频率。来自电源电压VDD的电流源上的电压降是指反相器的输出具有相对小的电压摆动。例如，在VDD的值为2V的情况下，反相器输出通常在0V和700mV之间摆动。已知的是采用电平移位器电路升高振荡器输出，以完全在电源电压轨(在该实例中，0V和2V)之间摆动。本发明涉及改进的电平移位器电路。在图1的上部示出电平移位器或读出电路。这包括三个反相器6，7，8，每个反相器由P沟道和N沟道MOSFET以与反相器1，2，3相同的方式构成。反相器6的输出端连接至反相器7的输入端，反相器7的输出端连接至反相器8的输入端。反相器8的输出端连接至反相器6的输入端。正电源端9连接至每个反相器6，7，8的P沟道MOSFET的漏极。每个反相器6，7，8的N沟道MOSFET中的每一个的源极经由对应的可切换的拉低晶体管11，12，13连接至负电源端10(0V)。可切换的拉低晶体管11，12，13为N沟道MOSFET。因此，电平移位器由电压源(VDD)供电，而不是由电流源供电(与由反相器1，2，3形成的环形振荡器一样)。这意味着没有电压余量损失，并且反相器的输出电压可以在整个电压范围内摆动。构成可切换的拉低晶体管11，12，13的N沟道MOSFET的栅极中的每一个都连接至反相器1，2，3的对应的输出端。因此，每个可切换的拉低晶体管11，12，13响应于在环形振荡器的反相器1，2，3的输出 端处产生的该组相移信号而被切换。电平移位器具有与环形振荡器相同数量的反相器，使得每个环形振荡器相位信号以一一映射的关系连接至对应的电平移位器反相器链。这意味着以相同的方式影响所有的相位信号，并且最小化电平移位器电路对总抖动的贡献。这种布置意味着在对应的附加拉低晶体管11，12，13未导通时，禁用每个反相器级的n型晶体管的拉低功能。这意味着具有自激环形振荡器形式的电平移位器电路不能以其正常频率振荡。相反，拉低晶体管11，12，13工作以将电平移位器的振荡频率绑定至环形振荡器的振荡频率。拉低晶体管延迟每个反相器级输出以避免从高切换至低，直到对应的拉低晶体管已经接通。电平移位器中的反相器6，7，8应当比环形振荡器的反相器1，2，3更快，使得它们可以跟随来自环形振荡器的信号并将它放大至较大的电压摆动。反相器6，7，8的转换速率应当尽可能地快，以产生最陡峭可能的输出斜率，从而最小化它们的抖动作用并且还最小化对电磁干扰(EMI)和衬底回弹之类的外部噪声源的敏感性。实际上，反相器6，7，8中的晶体管和拉低晶体管11，12，13的沟道长度应当尽可能地短以最大化速度。拉低晶体管11，12，13的沟道的宽度和长度的乘积优选地小于环形振荡器反相器1，2，3中的晶体管的沟道的宽度和长度的乘积，以最小化环形振荡器上电容性负载。由反相器6，7，8和可切换的拉低晶体管11，12，13形成的电平移位器放大来自环形振荡器的反相器1，2，3的输出信号。可以在反相器6，7，8中的任一个的输出端处从电平移位器取出输出。然而，通常地，从电平移位器取出的输出将耦合至反相器的输入端或串联设置的反相器(即，一个反相器的输出端连接至串联的连续反相器的输入端)的集合的输入端，以缓存和进一步放大来自电平移位器的输出信号。来自反相器或反相器的集合的输出形成电平移位器电路的总输出。来自电平移位器的输出信号的占空比相差50％。这是由于仅引入至电平移位器的反相器的拉低操作的延迟。输出信号可以耦合至触发器，以将输出信号频率进行二分频，从而实现几乎精确的50％占空比。这在 图1中被示意性地示出为14。由于可切换的拉低晶体管11，12，13的使用，输出信号具有慢的下降沿和快的上升沿。因此，触发器14优选地应当在上升沿上而不是在下降沿上触发。图2示出该电路的多个点处的波形。来自反相器1，2，3的输出(即，来自环形振荡器的输出)分别在曲线图20，22，24处示出，并且这些对应于图1中被标记为P1，P2和P3(相位1至3)的节点。如希望的那样，来自反相器2(曲线图22)的输出有效地是来自反相器1的输出(曲线图20)的简单延迟反相。来自反相器3的输出(曲线图24)有效地为来自反相器2的输出的延迟反相。如上所述，反相器输出从0V摆动至700mV。来自反相器6的输出(即，来自电平移位器的一种可能输出)在对应于图1中的节点VL1的曲线图26处示出。来自反相器7的输出未示出，因为它简单地为来自反相器6的输出的反相和延迟形式。类似地，来自反相器8的输出未示出，因为它简单地为来自反相器7的输出的另一种延迟反相形式。在该情况中总延迟总计180度，即，在每个反相器处存在60度延迟。曲线图28示出电流从正端9流过反相器6和可切换的拉低晶体管11，流至负端10。主电流传导与对应于导通的拉低晶体管11的相位P1同时发生。电平移位器电路能够将比上述现有电路低的抖动作用给予输出信号。一般信息理论预测信号的信噪比在使用所有的信号信息时改善。上述读出电路忽略在环形振荡器的一个输出节点(至少)处可用的信号信息。另一方面，图1的电平移位器电路采用该信号的所有可用相位信息并且因此具有更好的信噪比。图1中示出的电路仅具有三级。然而，这是任意的，并且可以使用任何多个奇数数量的反相器级，每个反相器级具有对应的可切换拉低装置。例如，如果环形振荡器具有五个或七个反相器级，则电平移位器电路将分别具有五级或七级。如上所述，代替的是，通过采用拉高开关装置，可以启用/禁用电平 移位器的每个反相器级的拉高功能。已经结合电流供电式环形振荡器描述了本发明。然而，本发明可以用于产生多组相移信号的其它电路，例如产生正交信号的电路。本发明基本上提供一种振荡器，该振荡器被限制为跟随由提供至它的相移信号限定的频率，但允许全电压摆动输出并且在每个相移信号上具有相同的作用。在上述示例中，电平移位器的反相器的数量与环形振荡器的反相器的数量匹配。图3和4示出可以用于图1中示出的电平移位器的替代的振荡器结构。例如，在图3中，示出了为4个交叉环形振荡器的组合的正交振荡器结构，每个交叉环形振荡器由3个反相器构成。这可以连接至类似于图1但在环中具有四个反相器的电平移位器，图3的振荡器的每个输出(A，B，C，D)连接至电平移位器的对应输入。图4示出具有6个交叉环形振荡器的6相位振荡器，每个交叉环形振荡器由3个反相器构成。这可以连接至类似于图1但在环中具有六个反相器的电平移位器，图4的振荡器的每个输出(U，V，W，X，Y，Z)连接至电平移位器的对应输入。这种结构可以被概括为更高偶数数量(如，8，10，12)的交叉振荡器。本领域的技术人员在实现该要求保护的发明时，通过研究附图、公开内容和所附的权利要求，可以理解和实现所公开的实施例的其它变型。在权利要求中，词语“包括”不排除其它元件或步骤，并且不定冠词“一个”不排除多个。重要的是，在彼此不同的从属权利要求中提及的某些措施并非表示不能采用这些措施的组合来获得优点。权利要求中的任何参考标记不应理解为限制范围。