用于电平移位器的系统和方法
【专利摘要】本发明提供一种用于电平移位器的系统和方法。根据一个实施例，电平移位器电路包括耦合到第一节点的和第二节点的可重新配置的电平移位核心。该可重新配置的电平移位核心在第一模式中被配置作为电流镜，并且在第二模式中被配置作为交叉耦合的器件。在第一模式中，该电流镜将第一节点处的电流镜像到第二节点，并且在第二模式中，该交叉耦合的器件响应于第一节点处的电压而在第二节点处产生电流，并且响应于第二节点处的电压而在第一节点处产生电流。
【专利说明】用于电平移位器的系统和方法
【技术领域】
[0001]本发明一般地涉及半导体电路和方法，并且更具体地涉及用于电平移位器的系统和方法。
【背景技术】
[0002]片上系统(SoC)可以包含相较于用于驱动片外电路的接口电路以更低的电源电压工作的核心电路。例如，核心电路可以以IV的电源电压工作，以便利用使用最先进的精细几何结构工艺实施的空间闻效的晶体管。另一方面，接口电路可以以3.3V或更闻的电源电压工作，以便遵从片外电路的接口要求。因此，这些接口电路可以使用能够以更高的电压工作的更少的空间高效的晶体管。通过分割核心电路和接口电路以在不同的电压域中使用不同的器件几何结构，可以优化集成电路的尺寸和功耗。
[0003]为了提供低压域和高压域之间的接口，SoC可以使用电平移位电路来在这些域之间传输数据。例如，低到高的电平移位器可以被用来在低压域与高压域之间传播数字信号，并且其一般是使用交叉耦合的正反馈电路被实施的。然而，这样的使用高压器件的电平移位器比常规逻辑器件可以消耗更高的瞬时功耗和传播延迟。而且，电平移位电路的性能、包括速度和功耗可能随着工艺、温度和电源电压的不同而不同。在一些情况中，该传播延迟和功耗可能是SoC中的限制性能因子。
【发明内容】
[0004]根据一个实施例，电平移位器电路包括耦合到第一节点和第二节点的可重新配置的电平移位核心。该可重新配置的电平移位核心在第一模式中被配置作为电流镜(currentmirror),并且在第二模式中被配置作为交叉耦合的器件。在第一模式中，该电流镜将第一节点处的电流镜像(mirror)到第二节点，并且在第二模式中，该交叉稱合的器件响应于第一节点处的电压而在第二节点处产生电流以及响应于第二节点处的电压而在第一节点处产生电流。
[0005]根据另一实施例，电平移位器包括交叉耦合的晶体管对，该交叉耦合的晶体管对具有:耦合到第一晶体管的输出节点和第二晶体管的控制节点的第一内部节点，以及耦合到第二晶体管的输出节点和第一晶体管的控制节点的第二内部节点。电平移位器还包括耦合在第一输入节点和第一内部节点之间的第一通道晶体管(pass transistor)、稱合在第二输入节点和第二内部节点之间的第二通道晶体管以及低压控制级，所述低压控制级具有耦合到第一输入节点的第一输出和耦合到第二输入节点的第二输出。
【专利附图】
【附图说明】
[0006]为了更彻底地理解本发明及其优点，现在对结合附图进行的以下说明进行参考，在附图中:
图1示出根据现有技术的电平移位器； 图2a-f示出采用实施例低压控制电路的电平移位器；
图3a_g示出采用实施例可重新配置的电平移位核心的电平移位器；
图4示出根据又一实施例的电平移位器；以及 图5示出一实施例方法的流程图。
【具体实施方式】
[0007]下面详细讨论当前优选的实施例的形成和使用。然而，应当理解的是，本发明提供可被体现在广泛多样的特定背景中的许多可适用的创造性概念。所讨论的特定实施例仅仅是对用以形成和使用本发明的特定方式的例证，并且不限制本发明的范围。
[0008]将针对特定背景中的实施例、即用于将数字逻辑信号从第一电压域传播到较高电压域的电平移位器来说明本发明。然而，可将本发明应用于例如用来在具有任意电压和性能水平的电源域之间传播信号的其它类型的电路和系统。例如，本发明的实施例可被应用于无噪声或敏感电源域和有噪声电源域之间、模拟电源域和数字电源域之间、正电源电压域和负电源电压域之间以及/或者片上电源域和片外电源域之间的接口信号。取决于应用背景，实施例还可被应用于在低到高的电压域或高到低的电压域之间传播信号的电平移位器。
[0009]在一个实施例中，使用共栅级来将低压控制级与电平移位晶体管的交叉耦合对隔离开来。通过将电平移位晶体管的交叉耦合对与控制级隔离开来，可以增大电平移位器的下拉驱动并且可以减小电平移位晶体管的交叉耦合对内的竞争。
[0010]在另一实施例中，使用可重新配置的电平移位核心电路来增大电平移位电路的上拉速度。在第一工作模式中，可重新配置的电平移位核心被配置作为电流镜。该第一工作模式在电平移位器的输出正上拉时是有效的。在第二工作模式中，当电平移位器的输出正被下拉时，可重新配置的电平移位核心电路被配置为作为电平移位晶体管的交叉耦合对而工作。
[0011]图1示出包含输入级的典型的电平移位电路100，所述输入级由NMOS晶体管M3和NMOS晶体管M4构成，NMOS晶体管M3由反相器102驱动，NMOS晶体管M4由反相器104驱动。反相器102和104两者都以低压电源VDDL为参考。晶体管M3和M4的漏极分别在节点A和B处负载有PMOS晶体管Ml和M2的交叉耦合对。PMOS晶体管的交叉耦合对的输出被耦合至反相器106。高压电源VDDH被耦合至PMOS晶体管的交叉耦合对以及反相器106。
[0012]在工作期间，当输入信号Din经历低到高的过渡时，反相器102的输出经历高到低的过渡，由此使晶体管M3从导通状态转换到关断状态。另外，反相器104的输出经历低到高的过渡，由此将晶体管M4从关断状态转变至导通状态。当晶体管M4导通时，节点B处的电压被从VDDH下拉至VSS。VSS可以是接地电位(S卩，零伏特)、接近接地电位的某其它电位或者低于VDDL和VDDH的另一参考电位。在一些情况中，VSS可以表示负电压电源。当电源电压VDDH与节点B的电压之间的差超过晶体管Ml的导通阈值时，晶体管Ml将节点A拉至VDDH。在晶体管Ml对节点A进行充电之前，在M4 (下拉)和M2 (上拉)之间存在竞争。因此，为了关断晶体管M2，晶体管M4需要产生足够的电流来吸收(sink)由晶体管M2产生的电流，以及提供足够的额外电流以使节点B放电。这种特别的瞬态开路电流(crowbarcurrent)以及器件之间的竞争导致增大的功耗和传播延迟。[0013]同样地，当输入信号Din经历高到低的过渡时，反相器102的输出经历低到高的过渡，由此使晶体管M3从关断状态转换到导通状态，并且反相器104的输出经历高到低的过渡，由此使晶体管M4从导通状态转换到关断状态。当晶体管M3导通时，节点A处的电压被从VDDH下拉至VSS。当电源电压VDDH与节点A的电压之间的差超过晶体管M2的导通阈值时，晶体管M2将节点B拉至VDDH。可以看出，当输入信号Din经历高到低的过渡时可能存在明显的信号延迟，因为节点A需要在节点B被上拉以及反相器的输出改变状态之前使晶体管M2放电并导通。与Din经历低到高的过渡时的情况类似，在晶体管M2对节点B进行充电之前，在M3 (下拉)和Ml (上拉)之间存在竞争。因此，晶体管M3需要吸收由晶体管Ml输出的电流，以及提供足够的额外电流以使节点A放电。同样，这种瞬态开路电流以及器件之间的竞争导致增大的功耗和传播延迟。
[0014]如果VDDH超过低压器件的安全工作范围并且高压器件被分别用于NMOS器件M3和M4以及PMOS器件Ml和M2，则延迟和电流消耗可能被进一步加剧。为了耐受更高的电压，使用更大的几何结构、更厚的栅氧化层以及更大的最小栅长来实施这样的较高压器件。这样，高压器件具有较低的驱动强度并且在某些情况下可能表现出较高的寄生电容。由于这些器件比较慢，因此可能引入附加的传播延迟，并且电平移位器100中的器件在状态过渡期间可能维持在竞争状态达更长的时间段。而且，电平移位器100的性能可能随着工艺、温度和电源电压的不同而遭受不同。
[0015]图2a示出根据本发明的一个实施例的电平移位器200。这里，共栅极NMOS器件M5和M6与低压控制块202 —起被用来增大下拉驱动器强度并减轻电平移位器200的竞争。通过使用低压器件来实施低压控制块202，与使用高压器件相比，可以获得每单位区域的更高的信号强度。如所示出的，低压控制块202与分别耦合到共栅极晶体管M5和M6的源极的节点A和B相连接。耦合到PMOS晶体管M2的漏极的反相器206将电平移位器200的输出缓冲为输出信号Dout。反相器206以高压电源VDDH为参考。
[0016]共栅极器件M5和M6将PMOS晶体管Ml和M2的高压域与低压控制块202隔离开来，由此保护低压控制块202中的低压器件不会被击穿和/或损坏。在一些实施例中，共栅极器件M5和M6可以使用高压器件来实施。可选地，例如在VDDH足够低从而使得共栅极器件M5和M6可以安全地工作的情况下，共栅极器件M5和M6也可以使用低压器件来实施。当VDDH小于两倍的VDDL时存在这样的状况。虽然共栅极器件M5和M6被示出为它们的栅极相对于低压电源VDDL被偏置，但是在替换实施例中，取决于特定的应用及其规格，可以使用其它合适的偏置电压。
[0017]虽然交叉耦合的器件Ml和M2被示出为被实施为PMOS器件、并且共栅极器件M5和M6被示出为被实施为NMOS器件，但是应当理解的是，在替换实施例中可以使用不同的器件类型来实施这些晶体管。例如，晶体管Ml和M2可以使用NMOS器件来实施，并且共栅极器件M5和M6可以使用PMOS器件来实施。可以将这样的实施例用在例如如图2b中所示出的具有以负电压为参考的高压域的电平移位器240中。这里，负电压VEE被耦合到交叉耦合的NMOS器件M246和M248，M246和M248进一步被耦合到栅极被偏置在VSS或VDDH和VEE之间的其它合适的某偏置电压处的共栅极PMOS器件M250和M252。电压控制块242基于逻辑信号Din的信号电平向节点A和B提供控制电流，逻辑信号Din具有例如在VSS和VDDH之间的信号摆动。反相器244具有耦合到节点B的输入并且提供输出信号Dout，输出信号Dout具有在负电压VEE和正电压VDDH之间的信号摆动。
[0018]图2c示出根据一个实施例的低压控制块202。这里，低压控制块202是使用两个反相器210和212被实施的，反相器210和212的输出被分别耦合到节点A和B，节点A和B对应于图2a中的节点A和B。如所示，反相器210和212两者都以低压电源VDDL为参考。
[0019]图2d示出根据另一实施例的低压控制块203。这里，反相器214的输出耦合到NMOS晶体管M8的栅极，反相器216的输出耦合到NMOS晶体管M7的栅极。NMOS晶体管M7和M8的漏极分别耦合到节点A和B，节点A和B对应于图2a中的节点A和B。如所示，反相器210和212两者都以低压电源VDDL为参考。
[0020]图2e示出根据本发明的又一实施例的实施例电平移位电路220。这里的电平移位电路220包括与图2d中的低压控制块203相似的低压控制块222，其中增加了交叉耦合的NMOS器件M9和M10，M9和MlO以类似于PMOS器件Ml和M2的方式经由正反馈加速节点A和B处的电压切换。
[0021]相似地，图2f示出电平移位电路230的另一实施例。这里的电平移位电路230包括类似于图2b中的低压控制块202的低压控制块232，其中增加了交叉耦合的NMOS器件M9和M10，M9和MlO以与PMOS晶体管Ml和M2类似的方式经由正反馈加速节点A和B处的电压切换。
[0022]应当理解的是，在图2c_f中的低压控制块202、203、222和232中示出的NMOS器件可以使用除NMOS器件之外的其它器件类型被实施。例如，这些器件在交叉耦合的器件Ml和M2是使用NMOS器件被实施的实施例中可以使用PMOS器件被实施。这样的情况可能适用于例如其中如图2b中所示的高压电源以负电压为参考的实施例。
[0023]根据另一实施例，图3a中示出的电平移位器300具有可被用来消除某些工作阶段期间的竞争的可重新配置的上拉电路320。例如，当节点B位于低电压时，可重新配置的上拉电路320被配置为将源于NMOS晶体管M20的电流从节点A镜像到节点B的电流镜。当NMOS晶体管M20的栅极被驱动低到高电压(电源电压VDDL)时，电流通过PMOS晶体管Ml被镜像到PMOS晶体管M2，由此将节点B的电压驱动到高电压电源电压VDDH。由于晶体管Ml和M2以电流镜的结构被布置，因此不存在由于PMOS正反馈的竞争。一旦节点B的电压为高(相对于某阈值电压来说)，则可重新配置的上拉电路320被配置成交叉耦合的晶体管对以防止静态电流的耗尽。以电源电压VDDH为参考的输出信号Dout是由反相器306产生的，反相器306具有耦合到节点B的输入。
[0024]另一方面，当节点B开始位于高电压时，M22被激活并拉低节点B。即使在初始过渡期间存在由于交叉稱合差动对的竞争，一旦节点B的电压为低(相对于某阈值电压来说)，可重新配置的上拉电路320就被配置成电流镜以防止竞争。
[0025]实施例可重新配置的上拉电路320是使用PMOS晶体管Ml和M2以及开关310和312被实施的。在第一工作模式期间，当可重新配置的上拉电路320被配置为电流镜时，开关310是闭合的且开关312是打开的。这样，PMOS晶体管Ml的栅极和漏极被耦合到PMOS晶体管M2的栅极。在第二工作模式期间，当可重新配置的上拉电路320被配置为交叉耦合的晶体管对时，开关310是打开的并且开关312是闭合的，由此将PMOS晶体管Ml的栅极耦合到PMOS晶体管M2的漏极。在所示出的实施例中，开关310和312的状态是由将节点B的电压与参考电压Vref进行比较的比较器314来决定的。当节点B的电压大于参考电压Vref时，比较器314的输出为高，由此激活开关312并且经由反相器308使得开关310去激活。同样，当节点B的电压小于参考电压Vref时，比较器的输出为低，由此去激活开关312并经由反相器308激活开关310。
[0026]电平移位器300还包括由反相器302驱动的输入NMOS晶体管M20和由反相器304驱动的输入NMOS晶体管M22。应当理解的是，在替换实施例中，晶体管Ml和M2可以使用NMOS晶体管丽I和丽2被实施，并且晶体管M20和M22可以使用PMOS晶体管MP20和MP22被实施，如图3b中所示出的。
[0027]应当注意的是，当图3a的可重新配置的上拉电路320处于电流镜结构中时，Ml的栅极未被有效地驱动(M20是关断的)，而是被拉到较高的电压，由于没有电流可以流经M20，因此该较高的电压足以关断Ml。由于Ml和M2之间的失配以及/或者电路内的漏电流，小的静态电流可以在M2和M22中流动。为了防止这样的静态电流，图3c中示出的另一实施例电平移位器390使用逻辑比较器315来控制开关310和312的状态。如所示出的，开关310被耦合到逻辑比较器315的输出。也耦合到逻辑比较器315的输出的反相器309驱动开关312的控制输入。这样，电流镜结构仅在M20的栅极为逻辑高且节点B为逻辑低时才被激活，其中开关310接通且开关312断开。在一些实施例中，这确保:在所有静态状况中，晶体管Ml和M2总是被配置为不可能有静态电流流动的交叉耦合对。
[0028]图3d和3e示出图3c中示出的逻辑比较器315的两个可能的实施例。在图3d中，比较器316和317被用来检查X和B分别相对于逻辑高(VDDL电压域)和逻辑低(VDDH电压域)的逻辑状态。比较器的输出被输入到逻辑与(AND)门318，逻辑与门318以VDDH电压域为参考。在图3e中，以VDDH电压域为参考的反相器319被用来检查X的逻辑状态。相似地，通过相应地确定反相器PMOS和NMOS晶体管的大小，反相器319的逻辑阈值被设置为检测VDDL电压域电平。反相器319的输出和B被输入到以VDDH为参考的或(NOR)门322，以生成Y。应当理解的是，图3d和3e中所示出的电路是逻辑比较器315的许多可能的实施例实施方式中的两个。在替换实施例中，可以使用其它功能上或逻辑上等价的结构。
[0029]在一些实施例中，图3a中示出的比较器314的功能可以由图3f中示出的电平移位器330内的信号路径反相器332和334来执行。这里，重新配置开关是使用耦合到反相器334输出以及数字输出信号Dout的PMOS晶体管M30以及耦合到反相器332的输出的PMOS晶体管M32被实施的。在工作期间，当节点B为低时，PMOS晶体管M30是导通的且PMOS晶体管M32是关断的，从而使得晶体管Ml的栅极和漏极耦合到晶体管M2的栅极。这样，可重新配置的上拉电路340被配置为电流镜。另一方面，当节点B为高时，PMOS晶体管M30是关断的且PMOS晶体管M32是导通的，从而使得晶体管Ml的栅极被耦合到晶体管M2的漏极。这样，可重新配置的上拉电路340中的晶体管Ml和M2被配置为交叉耦合的PMOS晶体管。如针对图3a的实施例所描述的那样，工作继续进行。
[0030]图3g示出CMOS反相器360的示意图，CMOS反相器360是使用PMOS晶体管MP和NMOS晶体管MN被实施的。在本发明的实施例中，CMOS反相器电路360可被用来实施在本文中的实施例中示出的各种反相器。在一些实施例中，耦合到低压电源VDDL的反相器可使用低压器件来实施，并且耦合到高压电源VDDH的反相器可以使用高压器件来实施。可选地，取决于特定的实施例及其实施方式细节，所有的器件可以使用低压器件或高压器件来实施。[0031]图4示出根据又一实施例的电平移位器370，其包括如针对上面的图3f所述的可重新配置的上拉电路340、共栅级M5和M6以及如图2d的实施例中所述的低压控制块372。这里，使用可重新配置的上拉电路340来减小竞争。另外，通过在低压控制块372中使用低压器件来增大工作期间的驱动电流。共栅极晶体管M5和M6保护低压控制块372中的低压器件不会器件击穿和/或损坏。在本发明的替换实施例中，也可以根据上述图2c-f中所示的实施例来实施低压控制块372。
[0032]根据一个实施例，电平移位器电路包括耦合到第一节点和第二节点的可重新配置的电平移位核心。该可重新配置的电平移位核心在第一模式中被配置为电流镜，并且在第二模式中被配置为交叉耦合的器件。在第一模式中，电流镜将第一节点处的电流镜像到第二节点，并且在第二模式中，该交叉耦合的器件响应于第一节点处的电压而在第二节点处产生电流以及响应于第二节点处的电压而在第一节点处产生电流。第一模式在输出电压低于阈值时可以是有效的，并且第二模式在输出电压大于阈值时可以是有效的。
[0033]在一个实施例中，可重新配置的电平移位核心包括具有耦合到第一节点的输出的第一晶体管、具有耦合到第二节点的输出的第二晶体管以及耦合到第一晶体管的控制节点的切换网络。第一晶体管和第二晶体管可以使用MOS晶体管(例如使用PMOS晶体管或NMOS晶体管)来实施。
[0034]切换网络可以包括耦合在第一节点和第一晶体管的控制节点之间的第一开关和耦合在第二节点和第一晶体管的控制节点之间的第二开关。在工作期间，在第一模式中，第一开关是闭合的且第二开关是打开的，以及在第二模式中，第一开关是打开的且第二开关是闭合的。该电路还可以包括比较器和逻辑块，该比较器具有耦合到第一开关和第二开关的输出。在一个实施例中，比较器可以包括耦合到电平移位电路的输入的第一比较电路以及耦合到第二节点的第二比较电路。第一比较电路被配置为比较电平移位电路的输入与以第一电源域为参考的第一逻辑阈值，并且第二比较电路被配置为比较第二节点与以第二电源域为参考的第二逻辑阈值。所述逻辑块被配置为仅在电平移位电路的输入具有大于第一逻辑阈值的电压且第二节点具有小于第二逻辑阈值的电压时才激活第一开关并去激活第二开关。
[0035]在一个实施例中，该电路可以包括耦合到第一开关和第二开关的逻辑电路。该逻辑电路可被配置为仅在电平移位电路的输入具有大于第一逻辑阈值的电压且第二节点具有小于第二逻辑阈值的电压时才激活第一开关并去激活第二开关。
[0036]在一些实施例中，该电路包括耦合到第一和第二节点的输入级和耦合到第二节点的输出级。输入级包括具有耦合到第一节点的输出节点的第三晶体管以及具有耦合到第二节点的输出节点的第四晶体管，并且输出级包括具有耦合到第二节点的输入的反相器。
[0037]在一些实施例中，第一模式仅在电平移位器电路的输出电压低于第一阈值且电平移位器电路的输入电压低于第二阈值时才是有效的；并且第二模式在第一模式无效时是有效的。
[0038]在一个实施例中，该电路还包括:耦合在第一节点和第一内部节点之间的第一通道晶体管，耦合在第二节点和第二内部节点之间的第二通道晶体管，以及具有耦合到第一内部节点的第一输出、耦合到第二内部节点的第二输出和逻辑输入节点的低压控制级。
[0039]根据另一实施例，电平移位电路包括:具有耦合到第一节点的漏极的第一晶体管，具有耦合到第二节点的漏极和耦合到第一节点的栅极的第二晶体管，耦合在第一节点和第一晶体管的栅极之间的第一开关，耦合在第一晶体管的栅极和第二节点之间的第二开关，以及耦合到第二节点、第一开关的控制节点和第二开关的控制节点的输出级。在一些实施例中，电平移位电路还包括输入级，该输入级具有耦合到第一节点的第一输入晶体管和耦合到第二节点的第二输入晶体管。第一和第二输入晶体管可以使用NMOS器件、PMOS器件或其它器件类型来实施。
[0040]在一些实施例中，电平移位器的输出级具有第一反相器和第二反相器，第一反相器包括耦合到第二节点的输入和耦合到第二开关的控制节点的输出，第二反相器包括耦合至IJ第一反相器的输出的输入和耦合到第一开关的控制节点的输出。
[0041]图5示出运行实施例电平移位器的方法400的流程图。方法400包括在步骤404中检测电平移位器的电压。该方法包括:在输出电压处于第一区域中时运行电平移位器的可重新配置的电平移位核心作为电流源(步骤406)，以及在输出电压处于第二区域中时运行电平移位器的可重新配置的电平移位核心作为交叉耦合的器件(步骤412)。在一个示例中，第一区域在电压阈值之下，并且第二区域在电压阈值之上(步骤404)。
[0042]该方法还可以包括:在第一节点处向电平移位器的可重新配置的电平移位核心的第一晶体管提供第一输入电流，以及在第二节点处向电平移位器的可重新配置的电平移位核心的第二晶体管提供第一输入电流。运行电平移位器的可重新配置的电平移位核心作为电流源可以包括:闭合耦合在第一节点和第一晶体管的控制节点之间的第一开关(步骤408)，以及打开耦合在第二节点和第一晶体管的控制节点之间的第二开关(步骤410)。另一方面，运行电平移位器的可重新配置的电平移位核心作为交叉耦合的器件可以包括:打开第一开关并闭合第二开关(步骤412)。
[0043]根据又一实施例，电平移位器包括交叉耦合的晶体管对，该交叉耦合的晶体管对具有:耦合到第一晶体管的输出节点和第二晶体管的控制节点的第一内部节点，和耦合到第二晶体管的输出节点和第一晶体管的控制节点的第二内部节点。该电平移位器还包括:耦合在第一输入节点和第一内部节点之间的第一通道晶体管，耦合在第二输入节点和第二内部节点之间的第二通道晶体管，以及具有耦合到第一输入节点的第一输出和耦合到第二输入节点的第二输出的低压控制级。第一和第二通道晶体管可以使用高压器件或其它器件类型来实施。而且，电平移位器也可以包括耦合到第一输入节点和第二输入节点的又一交叉耦合的晶体管对。
[0044]在一个实施例中，低压控制级包括第一反相器和第二反相器，第一反相器具有耦合到第一输入节点的输出，第二反相器具有I禹合到第二输入节点的输出。电平移位器还可以包括:具有耦合到第一输入节点的输出节点的第一输入晶体管，具有耦合到第二输入节点的输出节点的第二输入晶体管，具有耦合到第二输入晶体管的控制节点的输出的第一反相器，以及具有耦合到第一反相器的输出的输入和耦合到第一输入晶体管的控制节点的输出的第二反相器。
[0045]实施例的优点包括提高驱动强度、减小传播延迟以及减小电平移位器中的竞争的能力。在一些实施例中，可以在不显著增大功耗和器件面积的情况下获得增强的性能。
[0046]虽然已经参考示例性的实施例描述了本发明，但是本说明书并不意图以限制性的意义被解释。在参考本说明书后，示例性实施例的各种修改和组合以及本发明的其它实施例对于本领域技术人员来说将是显而易见的。因此，意图是使所附的权利要求涵盖任何这样的修改或实施例。
【权利要求】
1.一种电平移位器电路，包括: 耦合到第一节点和第二节点的可重新配置的电平移位核心，其中所述可重新配置的电平移位核心在第一模式中被配置为电流镜，所述电流镜将第一节点处的电流镜像到第二节点，以及 所述可重新配置的电平移位核心在第二模式中被配置为交叉耦合的器件，所述交叉耦合的器件响应于第一节点处的电压而在第二节点处产生电流以及响应于第二节点处的电压而在第一节点处产生电流。
2.如权利要求1所述的电路，其中: 第一模式在输出电压低于阈值时是有效的；以及 第二模式在所述输出电压高于阈值时是有效的。
3.如权利要求1所述的电路，其中所述可重新配置的电平移位核心包括: 第一晶体管，其具有耦合到第一节点的输出； 第二晶体管，其具有耦合到第二节点的输出；以及 切换网络，其耦合到第一晶体管的控制节点。
4.如权利要求3所述的电路，其中第一晶体管和第二晶体管是MOS晶体管。
5.如权利要求4所述的电路，其中所述MOS晶体管是PMOS晶体管。
6.如权利要求4所述的电路，其中所述MOS晶体管是NMOS晶体管。
7.如权利要求3所 述的电路，其中所述切换网络包括: 第一开关，其耦合在第一节点和第一晶体管的控制节点之间；以及第二开关，其耦合在第二节点和第一晶体管的控制节点之间，其中在第一模式中第一开关是闭合的且第二开关是打开的，并且在第二模式中第一开关是打开的且第二开关是闭合的。
8.如权利要求7所述的电路，还包括具有耦合到第一开关和第二开关的输出的比较器，所述比较器包括: 第一比较电路，其耦合到所述电平移位电路的输入，所述第一比较电路被配置为比较所述电平移位电路的输入与以第一电源域为参考的第一逻辑阈值； 第二比较电路，其耦合到第二节点，所述第二比较电路被配置为比较第二节点与以第二电源域为参考的第二逻辑阈值；以及 逻辑块，其被配置为仅在所述电平移位电路的输入具有大于第一逻辑阈值的电压并且第二节点具有小于第二逻辑阈值的电压时才激活第一开关并去激活第二开关。
9.如权利要求7的电路，还包括逻辑电路，所述逻辑电路耦合到第一开关和第二开关，所述逻辑电路被配置为仅在电平移位电路的输入具有大于第一逻辑阈值的电压并且第二节点具有小于第二逻辑阈值的电压时才激活第一开关并去激活第二开关。
10.如权利要求1所述的电路，还包括: 耦合到第一和第二节点的输入级；以及 耦合到第二节点的输出级。
11.如权利要求10所述的电路，其中: 所述输入级包括第三晶体管和第四晶体管，第三晶体管具有耦合到第一节点的输出节点，第四晶体管具有耦合到第二节点的输出节点；以及所述输出级包括具有耦合到第二节点的输入的反相器。
12.如权利要求1所述的电路，其中: 第一模式仅在所述电平移位器电路的输出电压小于第一阈值且所述电平移位器电路的输入电压小于第二阈值时才是有效的；以及第二模式在第一模式不是有效的时是有效的。
13.如权利要求1所述的电路，还包括: 第一通道晶体管，其耦合在第一节点和第一内部节点之间； 第二通道晶体管，其耦合在第二节点和第二内部节点之间；以及低压控制级，其具有耦合到第一内部节点的第一输出、耦合到第二内部节点的第二输出以及逻辑输入节点。
14.一种电平移位电路,包括: 第一晶体管，其具有耦合到第一节点的漏极； 第二晶体管，其具有耦合到第二节点的漏极和耦合到第一节点的栅极； 第一开关，其耦合在第一节点和第一晶体管的栅极之间； 第二开关，其耦合在第一晶体管的栅极和第二节点之间；以及 输出级，其耦合到第二节点、第一开关的控制节点以及第二开关的控制节点。
15.如权利要求14所述·的电平移位电路，还包括输入级，所述输入级包括: 第一输入晶体管，其耦合到第一节点；以及 第二输入晶体管，其耦合到第二节点。
16.如权利要求15所述的电平移位电路，其中: 第一输入晶体管包括NMOS器件；以及 第二输入晶体管包括NMOS器件。
17.如权利要求14所述的电平移位电路，其中所述输出级包括: 第一反相器，其具有耦合到第二节点的输入和耦合到第二开关的控制节点的输出；以及 第二反相器，其具有耦合到第一反相器的输出的输入以及耦合到第一开关的控制节点的输出。
18.如权利要求14所述的电平移位电路，其中: 第一晶体管包括PMOS器件；以及 第二晶体管包括PMOS器件。
19.一种运行电平移位器的方法，所述方法包括: 检测所述电平移位器的电压； 当输出电压处于第一区域中时将所述电平移位器的可重新配置的电平移位核心运行作为电流源；以及 当所述输出电压处于第二区域中时将所述电平移位器的可重新配置的电平移位核心运行作为交叉耦合的器件。
20.如权利要求19所述的方法，其中所述第一区域在电压阈值之下，并且所述第二区域在电压阈值之上。
21.如权利要求19所述的方法，还包括:在第一节点处向所述电平移位器的可重新配置的电平移位核心的第一晶体管提供第一输入电流；以及 在第二节点处向所述电平移位器的可重新配置的电平移位核心的第二晶体管提供第二输入电流。
22.如权利要求21所述的方法，其中: 将所述电平移位器的可重新配置的电平移位核心运行作为电流源包括:闭合耦合在第一节点和第一晶体管的控制节点之间的第一开关，并打开耦合在第二节点和第一晶体管的控制节点之间的第二开关；以及 将所述电平移位器的可重新配置的电平移位核心运行作为交叉耦合的器件包括:打开第一开关并闭合第二开关。
23.—种电平移位器,包括: 交叉耦合的晶体管对，其包括耦合到第一晶体管的输出节点和第二晶体管的控制节点的第一内部节点以及耦合到第二晶体管的输出节点和第一晶体管的控制节点的第二内部节点； 第一通道晶体管，其耦合在第一输入节点和第一内部节点之间； 第二通道晶体管，其耦合在第二输入节点和第二内部节点之间；以及 低压控制级，其具有耦合到第一输入节点的第一输出和耦合到第二输入节点的第二输出。
24.如权利要求23所述 的电平移位器，其中第一和第二通道晶体管包括高压器件。
25.如权利要求23所述的电平移位器，还包括耦合到第一输入节点和第二输入节点的另一交叉耦合的晶体管对。
26.如权利要求23所述的电平移位器，其中所述低压控制级包括第一反相器和第二反相器，第一反相器具有稱合到第一输入节点的输出，第二反相器具有稱合到第二输入节点的输出。
27.如权利要求23所述的电平移位器，还包括: 第一输入晶体管，其具有耦合到第一输入节点的输出节点； 第二输入晶体管，其具有耦合到第二输入节点的输出节点； 第一反相器，其具有耦合到第二输入晶体管的控制节点的输出；以及第二反相器，其具有耦合到第一反相器的输出的输入和耦合到第一输入晶体管的控制节点的输出。
【文档编号】H03K19/0185GK103856208SQ201310619436
【公开日】2014年6月11日 申请日期:2013年11月29日 优先权日:2012年11月29日
【发明者】F.Y.马 申请人:英飞凌科技奥地利有限公司