改进型低压振荡器的制造方法
【专利摘要】本实用新型提供一种改进型低压振荡器，其包括：依次串联的第一电流源、电阻、第一晶体管和电容，所述第一晶体管的栅极与所述第一电流源和所述电阻一端的连接节点相连，其漏极与所述电阻的另一端相连，其源极与所述电容的一端相连；所述控制信号产生电路，其包括反相器和依次串联的第二电流源和第二晶体管，所述第二晶体管的栅极与所述电阻和第一晶体管之间的连接节点相连，所述第二晶体管和第二电流源之间的节点与所述反相器的输入端相连，所述反相器的输出端输出控制信号；放电控制电路基于所述控制信号对电容进行放电控制。与现有技术相比，本实用新型中的改进型低压振荡器的最低工作电压较低，且电路结构简单。
【专利说明】改进型低压振荡器
【【技术领域】】
[0001]本实用新型涉及振荡器领域，特别涉及一种改进型低压振荡器。
【【背景技术】】 [0002]请参考图1所示，其为现有技术中的一种振荡器的电路示意图。随着输入电源电压VDD的降低，该振荡器由于输入电压限制而停止工作。该振荡器需要的最低工作电压为 Max {VGSN1+VGSN2+VDSP1, VGSN1+VDSN2+VGSP2}。其中，Vgsni 为 NMOS (N-ChanneI Metal OxideSemiconductor)晶体管 MNl 的栅源电压，在一般 5V 的 CMOS (Complementary Metal OxideSemiconductor)工艺中，一般大于0.7V ;VGSN2为NMOS晶体管丽2的栅源电压，考虑到衬偏效应(Body Effect), 一般大于 0.8V ;VDSP1 为 PM0S(P_Channel Metal Oxide Semiconductor)晶体管MPl的漏源电压，一般大于0.1V ；Vdsn2为NMOS晶体管丽2的漏源电压，一般大于
0.1V ；VGSP2为PMOS晶体管MP2的栅源电压，一般大于0.8V。所以，该振荡器的最低工作电压将大于1.6V。如果能进一步降低振荡器的最低工作电压，显然是非常有利的。
[0003]因此，有必要提供一种改进的技术方案来克服上述问题。
【实用新型内容】
[0004]本实用新型的目的在于提供一种改进型低压振荡器，其最低工作电压较低，且电路结构简单。
[0005]为了解决上述问题，本实用新型提供一种改进型低压振荡器，其包括:依次串联的第一电流源、电阻、第一晶体管和电容，所述第一晶体管的栅极与所述第一电流源和所述电阻一端的连接节点相连，其漏极与所述电阻的另一端相连，其源极与所述电容的一端相连；所述控制信号产生电路，其包括反相器和依次串联的第二电流源和第二晶体管，所述第二电流源提供第二电流使得在所述第二晶体管导通时，所述第二电流流经所述第二晶体管，所述第二晶体管的栅极与所述电阻和第一晶体管之间的连接节点相连，所述第二晶体管和第二电流源之间的节点与所述反相器的输入端相连，所述反相器的输出端输出控制信号；放电控制电路基于所述控制信号对电容进行放电控制。
[0006]进一步的，当所述第二晶体管的栅极电压与源极电压之间的差值小于所述第二晶体管的阈值电压时，所述第二晶体管截止，所述反相器的输出端输出无效的控制信号；当所述第二晶体管的栅极电压与源极电压之间的差值大于所述第二晶体管的阈值电压时，所述第二晶体管导通，所述反相器的输出端输出有效的控制信号；所述放电控制控制电路在所述控制信号有效时对所述电容进行放电，在所述控制信号无效时禁止对所述电容进行放电。
[0007]进一步的，所述第一晶体管和所述第二晶体管为NMOS晶体管，所述电容的另一端接地，所述第二晶体管的漏极与所述第二电流源相连，其源极接地，
[0008]所述第一电流源提供第一电流经所述电阻和第一晶体管给所述电容充电。
[0009]进一步的，所述第一晶体管和所述第二晶体管为PMOS晶体管，所述电容的另一端接电源，所述第二晶体管的漏极与所述第二电流源相连，其源极电源。
[0010]进一步的，所述放电控制电路包括第三晶体管或者第三三极管，所述第三晶体管的栅极为所述放电控制电路的控制信号接收端，所述第三晶体管的源极和漏极分别于所述电容的两端相连。
[0011]进一步的，所述第一晶体管的衬底与其源极相连。
[0012]进一步的，所述第一晶体管的阈值电压和第二晶体管的阈值电压相同，且两个晶体管的沟道的宽度和长度也相同。
[0013]进一步的，所述第一晶体管和电容之间的节点与所述振荡器的输出端相连。
[0014]与现有技术相比，本实用新型提供一种改进型低压振荡器，其最低工作电压较低，且电路结构简单。
【【专利附图】
【附图说明】】
[0015]为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中:
[0016]图1为现有技术中的一种振荡器的电路不意图；
[0017]图2为本实用新型在一个实施例中的改进型低压振荡器的电路示意图；
[0018]图3为图2中的振荡器 输出的锯齿波Ramp以及对应的CLK信号的示意图；
[0019]图4为本实用新型在另一个实施例中的改进型低压振荡器的电路示意图；
[0020]图5为本实用新型中采用PMOS晶体管的改进型低压振荡器的电路示意图；
[0021]图6为图5中的振荡器输出的锯齿波Ramp以及对应的CLK信号的不意图。
【【具体实施方式】】
[0022]为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本实用新型作进一步详细的说明。
[0023]此处所称的“一个实施例”或“实施例”是指可包含于本实用新型至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
[0024]请参考图2所示，其为本实用新型在一个实施例中的改进型低压振荡器的电路示意图。所述振荡器包括依次串联的第一电流源I1、电阻RU第一 NMOS晶体管丽I和电容Cl，控制信号产生电路210和放电控制电路220。
[0025]所述依次串联的第一电流源I1、电阻R1、第一 NMOS晶体管丽I和电容Cl连接于电源VDD和地节点之间，其中，所述第一 NMOS晶体管丽I的栅极与所述第一电流源Il和电阻Rl —端的连接节点D相连，其漏极与电阻Rl的另一端相连，其衬底接地，其源极与电容Cl的一端相连，电容Cl的另一端接地；所述第一 NMOS晶体管MNl的源极和电容Cl的一端的连接节点VC与所述振荡器的输出端Ramp相连。所述第一电流源Il提供第一电流经所述电阻Rl和第一 NMOS晶体管丽I给所述电容Cl充电以得到充电电压VC(即节点VC的电压)。
[0026]所述控制信号产生电路210包括反相器INV1，依次串联于电源VDD和地节点之间的第二电流源12和第二 NMOS晶体管丽2。其中，所述第二 NMOS晶体管丽2的漏极与所述第二电流源12相连，其源极接地，所述第二电流源12提供第二电流使得在所述第二 NMOS晶体管丽2导通时，所述第二电流流经所述第二 NMOS晶体管丽2。所述第二 NMOS晶体管丽2的栅极与所述电阻Rl和第一 NMOS晶体管丽I之间的连接节点B相连，所述第二 NMOS晶体管丽2和第二电流源12之间的节点A与所述反相器INVl的输入端相连，所述反相器INVl的输出端输出控制信号CLK。
[0027]所述控制信号产生电路210基于所述连接节点B的电压产生并输出所述控制信号CLK。具体为:当所述第二 NMOS晶体管丽2的栅极电压(即节点B的电压)与其源极电压(在本实施例中，所述电源电压等于接地电压即零电压)之间的差值小于所述第二 NMOS晶体管丽2的阈值电压时，所述第二 NMOS晶体管丽2截止，节点A输出高电平信号给所述反相器INVl的输入端，所述反相器INVl的输出端输出的控制信号CLK为低电平(即无效的控制信号)；当所述第二 MNOS晶体管丽2的栅极电压与其源极电压之间的差值大于所述第二 NMOS晶体管丽2的阈值电压时，所述第二 NMOS晶体管丽2导通，节点A输出低电平信号给所述反相器INVl的输入端，所述反相器INV2的输出端输出的控制信号CLK为高电平(即有效的控制信号)。
[0028]所述放电控制电路220基于所述控制信号CLK对电容Cl进行放电控制。所述放电控制电路220在所述控制信号CLK有效时对所述电容Cl进行放电，在所述控制信号CLK无效时禁止对电容Cl进行放电。在图2所示的实施例中，所述放电控制电路220包括第三NMOS晶体管MN3，所述第三NMOS晶体管MN3的栅极为所述放电控制电路220的控制信号接收端，所述第三NMOS晶体管丽3的源极和漏极分别连接于所述电容Cl的两端，所述第三NMOS晶体管MN3的衬底接地。所述第三NMOS晶体管MN3也可以替换为其他等效电子开关器件，比如，NPN (Negative-Positive-Negative)三极管。
[0029]以下详细阐述图2所示的改进型低压振荡器的工作过程。
[0030]在图2所示的实施例中，设置所述第一 NMOS晶体管丽I的阈值电压和第二 NMOS晶体管MN2阈值电压相同，且两者的沟道的宽度和长度也完全相同。
[0031]初始状态时，电容Cl两端的电压差为零，由于所述电容Cl的一端接地，且电容Cl的电压(其等于节点VC的电压)等于输出端RAMP的电压，因此，初始状态时输出端RAMP的电压等于零。又由于此时所述第二 WOS晶体管丽2的栅极电压和其源极电压的差值(其等于节点B的电压)Vesm -11.R1，其小于第二 NMOS晶体管丽2的阈值电压，因此，所述第二NMOS晶体管丽2截止，所述第一电流源11对电容Cl进行充电，并且节点A输出高电平信号给所述反相器INVl的输入端，所述反相器INVl的输出端输出的控制信号CLK为低电平，所述CLK信号传输给所述第三NMOS晶体管丽3的栅极，使第三NMOS晶体管丽3截止。也就是说，初始状态，所述第一电容Cl的电压等于零，输出端RAMP的电压等于零，第三晶体管丽3截止，第一电流源Il开始对电容Cl充电。
[0032]根据公式Q=CV可知，在电容一定的情况下，充电量与电压成正比，其中Q为充电电量，C为电容的电容值，V为电容两端的电压。也就是说，从初始状态起，随着第一电流11对电容Cl逐渐充电，电容Cl上的电压VC不断升高，输出端Ramp电位逐渐升高，直到输出端Ramp的电压大于I1.Rl时，节点D的电压大于VesN1+Il.R1，节点B的电压大于VesN1，即所述第二 MNOS晶体管丽2的栅极电压与其源极电压之间的差值大于所述第二 NMOS晶体管丽2的阈值电压，所述第二 NMOS晶体管丽2导通，节点A由高电平翻转为低电平，所述反相器INVl的输出端输出的控制信号CLK为高电平，所述CLK信号传输给所述第三NMOS晶体管丽3的栅极，使第三NMOS晶体管丽3导通，由所述第三晶体管丽3对所述电容Cl迅速放电。
[0033]由于MOS管对电容放电速度非常快，因此，电容Cl的放电时间远远小于充电时间，放电结束时，所述电容Cl两端的电压差为零，即电容Cl的电压放电至零，输出端RAMP的电压等于零。当所述第一电容Cl的电压放电至零时，如上所述，第三晶体管MN3截止，第一
电流源Il再次对电容Cl充电......，周而复始，电容Cl反复被充电和放电，致使该振荡
器的输出端RAMP的电压逐渐升高再迅速降低，进而在RAMP端形成锯齿波的振荡波形。
[0034]请参考图3所示，其为图2中的振荡器输出的锯齿波RAMP以及对应的CLK信号的示意图。该图横坐标表示时间，纵坐标表示电压，其中，锯齿波RAMP的上升阶段为第一电容Cl的充电时间，下降阶段为第一电容Cl的放电时间。根据上述工作原理，充电时间等于12.R1.C1/I1，其中Il为电流源Il的电流值，12为电流源12的电流值，Rl为电阻Rl的电阻值，Cl为电容Cl的电容值，并且由上述分析容易得知所述锯齿波RAMP的峰值为I1.Rl,峰谷为零。
[0035]综上所述，图2所示的振荡器也可以实现输出锯齿波RAMP信号。但是，其需要的最低工作电压为VesN1+Il.R1+VDS—n,其中VDS—n为第一电流源Il的电压降，一般为一个处于饱和区PMOS管的源漏电压，可以设计Vds n为0.1V，Vgsni为第一 NMOS晶体管丽I的栅源电压，对于一般5V的CMOS工艺中，VesNl为0.7V，，如果设计I1.Rl=0.1V，则图2所示的振荡器的最低工作电源电压为0.7V+0.1V+0.1V=0.9V。比图1中现有技术的振荡器的最低工作电源电压1.6V要低很多。此外，本图2所示的振荡器比图1所示的现有技术中的振荡器的电路结构更简单，其占用的芯片面积更小，从而降低芯片成本。
[0036]需要说明的是，第一电流源Il的电流值和第二电流源12的电流值成预定比例，即可以设计第一电流源的电流值Il等于第二电流源的电流值12，也可以设计第一电流源的电流值11等于N.12，N为自然数。为了减小电容Cl的充电时间对第一电流源11和第二电流源12的影响，可以对第一电流源Il和第二电流源12采取集成电路中常用的匹配技术，这样，所述第一电流源Il的电流值和第二电流源12的电流值的比例可以被设计为一个不受温度，电源电压和工艺变化影响的常数，从而提高振荡器的振荡周期精度。
[0037]为了提高图2所示的振荡器的振荡周期精度，还可以进行如下改进。请参考图4所示，其为本实用新型在另一个实施例中的改进型低压振荡器的电路示意图。其与图2所示的振荡器的区别在于，将所述第一 NMOS晶体管MNl的衬体改为与其源极相连。这样能消除衬偏效应对阈值电压的影响，使得第二 NMOS晶体管丽2的栅源电压VesN2与第一 NMOS晶体管MNl的栅源电压Vesm更匹配，从而使非理想因素对振荡器的振荡周期精度的影响更小。
[0038]请参考图5所示，其为本实用新型中采用PMOS晶体管的改进型低压振荡器的电路示意图；请参考图6所示，其为图5中的振荡器输出的锯齿波RAMP以及对应的CLK信号的示意图。由于其实质内容与上述采用NMOS晶体管的振荡器相同，因此，不再累述介绍。
[0039]在本实用新型中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。[0040] 需要指出的是，熟悉该领域的技术人员对本实用新型的【具体实施方式】所做的任何改动均不脱离本实用新型的权利要求书的范围。相应地，本实用新型的权利要求的范围也并不仅仅局限于前述【具体实施方式】。
【权利要求】
1.一种改进型低压振荡器，其特征在于，其包括: 依次串联的第一电流源、电阻、第一晶体管和电容，所述第一晶体管的栅极与所述第一电流源和所述电阻一端的连接节点相连，其漏极与所述电阻的另一端相连，其源极与所述电容的一端相连； 所述控制信号产生电路，其包括反相器和依次串联的第二电流源和第二晶体管，所述第二电流源提供第二电流使得在所述第二晶体管导通时，所述第二电流流经所述第二晶体管，所述第二晶体管的栅极与所述电阻和第一晶体管之间的连接节点相连，所述第二晶体管和第二电流源之间的节点与所述反相器的输入端相连，所述反相器的输出端输出控制信号; 放电控制电路基于所述控制信号对电容进行放电控制。
2.根据权利要求1所述的改进型低压振荡器，其特征在于， 当所述第二晶体管的栅极电压与源极电压之间的差值小于所述第二晶体管的阈值电压时，所述第二晶体管截止，所述反相器的输出端输出无效的控制信号；当所述第二晶体管的栅极电压与源极电压之间的差值大于所述第二晶体管的阈值电压时，所述第二晶体管导通，所述反相器的输出端输出有效的控制信号； 所述放电控制控制电路在所述控制信号有效时对所述电容进行放电，在所述控制信号无效时禁止对所述电容进行放电。
3.根据权利要求2所述的改进型低压振荡器，其特征在于， 所述第一晶体管和所述第二晶体管为NMOS晶体管， 所述电容的另一端接地，所述第二晶体管的漏极与所述第二电流源相连，其源极接地， 所述第一电流源提供第一电流经所述电阻和第一晶体管给所述电容充电。
4.根据权利要求2所述的改进型低压振荡器，其特征在于， 所述第一晶体管和所述第二晶体管为PMOS晶体管， 所述电容的另一端接电源，所述第二晶体管的漏极与所述第二电流源相连，其源极电源。
5.根据权利要求3或者4所述的改进型低压振荡器，其特征在于， 所述放电控制电路包括第三晶体管或者第三三极管， 所述第三晶体管的栅极为所述放电控制电路的控制信号接收端，所述第三晶体管的源极和漏极分别于所述电容的两端相连。
6.根据权利要求5所述的改进型低压振荡器，其特征在于，所述第一晶体管的衬底与其源极相连。
7.根据权利要求6所述的改进型低压振荡器，其特征在于，所述第一晶体管的阈值电压和第二晶体管的阈值电压相同，且两个晶体管的沟道的宽度和长度也相同。
8.根据权利要求1所述的改进型低压振荡器，其特征在于，所述第一晶体管和电容之间的节点与所述振荡器的输出端相连。
【文档编号】H03B5/20GK203522645SQ201320635516
【公开日】2014年4月2日 申请日期:2013年10月15日 优先权日:2013年10月15日
【发明者】王钊 申请人:无锡中星微电子有限公司