一种实用的电平转换电路的制作方法
【专利摘要】本发明公开了一种实用的电平转换电路，其包括电流漏电路、施密特触发器、PMOS管MP1、PMOS管MP2、NMOS管MN1；其中，本发明的PMOS管MP1与PMOS管MP2构成电流镜，可使施密特触发器输入端的电位上拉到逻辑高电平VDD1，MN1的作用是把施密特触发器输入端的电位下拉到逻辑低电平VSS，施密特触发器的作用是整形和反向，使输出信号OUT与输入信号IN的相位一致，从而实现多电源域芯片间直接通讯、不需要专用电压转换芯片或上拉/下拉电阻，以简化电路设计，降低成本。
【专利说明】—种实用的电平转换电路
【技术领域】
[0001 ] 本发明涉及电平转换电路【技术领域】，尤其涉及一种实用的电平转换电路。
【背景技术】
[0002]现有的集成电路，在多芯片多电源域应用时，对电源域有严格的要求，对于电压幅度不一致的芯片，如果进行通讯，则需要专用芯片进行电平转换，或者用电阻实现上拉/下拉，这种应用增加了成本，使应用设计复杂化。
【发明内容】
[0003]本发明的目的在于针对现有技术的不足而提供一种可实现多电源域芯片间直接通讯、不需要专用电压转换芯片或上拉/下拉电阻的实用的电平转换电路。
[0004]为了实现上述目的，本发明提供一种实用的电平转换电路，包括电流漏电路、施密特触发器、PMOS 管 MPl、PMOS 管 MP2、NMOS 管 MNl ；
[0005]所述PMOS管MPl源极、PMOS管MP2源极、施密特触发器的高电平脚均与逻辑高电平VDDl连接，所述PMOS管MPl栅极、PMOS管MP2栅极、PMOS管MPl漏极均与电流漏电路的输入端连接，所述PMOS管MP2漏极、NMOS管丽I漏极均与施密特触发器的输入端连接，所述电流漏电路的输出端、NMOS管丽I源极、施密特触发器的低电平脚均与逻辑低电平VSS连接；所述输入信号IN与NMOS管丽I栅极连接，所述输出信号OUT与施密特触发器的输出端连接。
[0006]较佳地，所述NMOS管丽I为耐高压MOS管，且NMOS管丽I栅极的额定耐压电压大于所述输入信号IN的电压。
[0007]本发明有益效果在于:
[0008]本发明的PMOS管MPI与PMOS管MP2构成电流镜，可使施密特触发器输入端的电位上拉到逻辑高电平VDD1，MNl的作用是把施密特触发器输入端的电位下拉到逻辑低电平VSS，施密特触发器的作用是整形和反向，使输出信号OUT与输入信号IN的相位一致，从而实现多电源域芯片间直接通讯、不需要专用电压转换芯片或上拉/下拉电阻，以简化电路设计，降低成本。
【专利附图】
【附图说明】
[0009]图1为本发明的电路原理图。
【具体实施方式】
[0010]下面结合附图对本发明作进一步的说明。
[0011]请参考图1，本发明实用的电平转换电路，包括电流漏电路1、施密特触发器2、PMOS 管 MPl、PMOS 管 MP2、NMOS 管 MNl。
[0012]其中，PMOS管MPl源极、PMOS管MP2源极、施密特触发器2的高电平脚均与逻辑高电平VDDl连接，所述PMOS管MPl栅极、PMOS管MP2栅极、PMOS管MPl漏极均与电流漏电路I的输入端连接，所述PMOS管MP2漏极、NMOS管丽I漏极均与施密特触发器2的输入端连接，所述电流漏电路I的输出端、NMOS管丽I源极、施密特触发器2的低电平脚均与逻辑低电平VSS连接；所述输入信号IN与NMOS管丽I栅极连接，所述输出信号OUT与施密特触发器2的输出端连接。
[0013]其中，所述NMOS管丽I为耐高压MOS管，且NMOS管丽I栅极的额定耐压电压大于所述输入信号IN的电压。
[0014]由图1可以看出，PMOS管MP1、PMOS管MP2构成电流镜，流过PMOS管MP2的电流好像从电流漏电路I “复制”过来的一样，放大倍数为MP2对MPl的宽长比的比，这个电流起到上拉的作用，是施密特触发器2输入端VO的电位上拉到逻辑高电平VDDl ；NM0S管MNl的作用是把施密特触发器2输入端VO的电位下拉到逻辑低电平VSS ;施密特触发器2的作用是整形和反向，使输出信号OUT与输入信号IN的相位一致。
[0015]假设输入信号IN的高电平为VDD0，且VDDO和VDDl是不同的电源域，可能大于VDDl或小于VDD1，则本发明的具体工作原理，如下:
[0016]1.输入信号IN为高电平VDDO时，NMOS管丽I导通，将VO的电位下拉到逻辑低电平VSS，虽然此时PMOS管MP2在起作用，也要把VO的电位上拉到逻辑高电平VDDl，可是因为NMOS管丽I的下拉能力要远远大于PMOS管MP2的上拉能力，所以此时VO为逻辑低电平VSS，经过施密特触发器2的整形和反向作用，输出信号OUT为高电平，这和输入信号IN保持一致，但是这里代表逻辑高电平的电压幅度不再是输入信号IN的高电平VDD0，而是输出信号OUT =逻辑高电平VDD1，这样就实现了电平的转换。
[0017]2.输入信号IN为低电平时，NMOS管丽I截止，PMOS管MP2把VO的电位上拉到逻辑高电平VDDl，再经过施密特触发器2的整形和反向作用，输出信号OUT为低电平，这和输入信号IN保持一致，这样就实现了电平的转换。
[0018]3.综合上述I和2描述的内容，实现了多电源域直接通讯，不需要专用电压转换芯片和上拉电阻
[0019]4.再次说明，NMOS管MNl要用耐高压器件，要求其栅极能耐得住VDDO的电压。
[0020]因此，本发明可实现多电源域芯片间直接通讯、不需要专用电压转换芯片或上拉/下拉电阻，以简化电路设计，降低成本。
[0021]最后应当说明的是，以上实施例仅用以说明本发明的技术方案，而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细地说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。
【权利要求】
1.一种实用的电平转换电路，其特征在于:包括电流漏电路、施密特触发器、PMOS管(MPl )、PMOS 管(MP2)、NMOS 管(MNl)； 所述PMOS管(MPl)源极、PMOS管(MP2)源极、施密特触发器的高电平脚均与逻辑高电平(VDD1)连接，所述PMOS管(MPl)栅极、PMOS管(MP2)栅极、PMOS管(MPl)漏极均与电流漏电路的输入端连接，所述PMOS管(MP2)漏极、NMOS管(丽I)漏极均与施密特触发器的输入端连接，所述电流漏电路的输出端、NMOS管(丽I)源极、施密特触发器的低电平脚均与逻辑低电平(VSS)连接；所述输入信号(IN)与NMOS管(丽I)栅极连接，所述输出信号(OUT)与施密特触发器的输出端连接。
2.根据权利要求1所述的实用的电平转换电路，其特征在于:所述匪OS管(丽I)为耐高压MOS管，且NMOS管(丽I)栅极的额定耐压电压大于所述输入信号(IN)的电压。
【文档编号】H03K19/0185GK103888126SQ201410077670
【公开日】2014年6月25日 申请日期:2014年3月4日 优先权日:2014年3月4日
【发明者】刘成军 申请人:东莞博用电子科技有限公司